JPH0547501A - 厚膜抵抗体 - Google Patents
厚膜抵抗体Info
- Publication number
- JPH0547501A JPH0547501A JP3200970A JP20097091A JPH0547501A JP H0547501 A JPH0547501 A JP H0547501A JP 3200970 A JP3200970 A JP 3200970A JP 20097091 A JP20097091 A JP 20097091A JP H0547501 A JPH0547501 A JP H0547501A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- insulator
- lower layer
- thick film
- layer resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】
【目的】抵抗体を多層に配置したものとして高いレーザ
出力によらず一度にトリミングする。 【構成】基板2上に一対の導体パターン3,4を設け
る。両導体パターン3,4の間に、下層抵抗体と上層抵
抗とにより絶縁体を内部に包んだ状態の多層構造の一つ
の筒形抵抗体5を設ける。又、筒形抵抗体5の上面側
に、その全幅に渡って一方の導体パターン3から他方の
導体パターン4に至る溝部6を斜めに形成する。溝部6
は上層抵抗体及び絶縁体を貫くように形成し、その溝部
6の底を下層抵抗体とする。従って、筒形抵抗体5が多
層構造の一つの抵抗体であることから、その実装面積に
対する定格電力が大きくなる。又、溝部6に沿って下層
抵抗体のみをレーザトリミングすることにより、小さい
レーザ出力で所要の抵抗値に調整される。
出力によらず一度にトリミングする。 【構成】基板2上に一対の導体パターン3,4を設け
る。両導体パターン3,4の間に、下層抵抗体と上層抵
抗とにより絶縁体を内部に包んだ状態の多層構造の一つ
の筒形抵抗体5を設ける。又、筒形抵抗体5の上面側
に、その全幅に渡って一方の導体パターン3から他方の
導体パターン4に至る溝部6を斜めに形成する。溝部6
は上層抵抗体及び絶縁体を貫くように形成し、その溝部
6の底を下層抵抗体とする。従って、筒形抵抗体5が多
層構造の一つの抵抗体であることから、その実装面積に
対する定格電力が大きくなる。又、溝部6に沿って下層
抵抗体のみをレーザトリミングすることにより、小さい
レーザ出力で所要の抵抗値に調整される。
Description
【0001】
【産業上の利用分野】この発明はハイブリッド集積回路
等に使用される厚膜抵抗体の構造に関するものである。
等に使用される厚膜抵抗体の構造に関するものである。
【0002】
【従来の技術】従来、この種の厚膜抵抗体としては、絶
縁基板上にて印刷及び乾燥等により形成された後にレー
ザ光等によりトリミングすることにより、所要の抵抗値
に調整されていた。
縁基板上にて印刷及び乾燥等により形成された後にレー
ザ光等によりトリミングすることにより、所要の抵抗値
に調整されていた。
【0003】例えば、特開平1−302801号公報に
開示された「印刷抵抗体」の技術では、図10に示すよ
うに、2枚の抵抗体21,22を絶縁層23を介して重
ね合わせて多層に配置していた。又、各抵抗体21,2
2の対向する一端を互いに接続すると共に他端にそれぞ
れ電極導体24,25を接続していた。そして、各抵抗
体21,22及び絶縁層23を一度にトリミングするこ
とにより抵抗値の調整を行うようにしていた。
開示された「印刷抵抗体」の技術では、図10に示すよ
うに、2枚の抵抗体21,22を絶縁層23を介して重
ね合わせて多層に配置していた。又、各抵抗体21,2
2の対向する一端を互いに接続すると共に他端にそれぞ
れ電極導体24,25を接続していた。そして、各抵抗
体21,22及び絶縁層23を一度にトリミングするこ
とにより抵抗値の調整を行うようにしていた。
【0004】このように、2枚の抵抗体21,22を多
層に配置して一つの長尺な抵抗体を構成することによ
り、厚膜抵抗体としての実装面積を削減して高密度実装
を図っていた。又、一本のトリミング溝26の形成によ
り複数本のトリミング溝を形成したと同様の効果が得ら
れることから、トリミング時間の短縮や、トリミング用
ソフトウェアの単純化を図っていた。
層に配置して一つの長尺な抵抗体を構成することによ
り、厚膜抵抗体としての実装面積を削減して高密度実装
を図っていた。又、一本のトリミング溝26の形成によ
り複数本のトリミング溝を形成したと同様の効果が得ら
れることから、トリミング時間の短縮や、トリミング用
ソフトウェアの単純化を図っていた。
【0005】
【発明が解決しようとする課題】ところが、前記従来技
術では、各抵抗体21,22及び絶縁層23を一度にト
リミングすることから、レーザ光でトリミングした場合
には、高いレーザ出力が必要となっていた。その上、高
いレーザ出力でトリミングすると、基板上の他の部位へ
の熱的な影響が大きくなり、信頼性の点で問題があっ
た。
術では、各抵抗体21,22及び絶縁層23を一度にト
リミングすることから、レーザ光でトリミングした場合
には、高いレーザ出力が必要となっていた。その上、高
いレーザ出力でトリミングすると、基板上の他の部位へ
の熱的な影響が大きくなり、信頼性の点で問題があっ
た。
【0006】この発明は前述した事情に鑑みてなされた
ものであって、その目的は、抵抗体を多層に配置したも
のとして、高いレーザ出力によらず一度にトリミングす
ることの可能な厚膜抵抗体を提供することにある。
ものであって、その目的は、抵抗体を多層に配置したも
のとして、高いレーザ出力によらず一度にトリミングす
ることの可能な厚膜抵抗体を提供することにある。
【0007】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明においては、基板上に互いに対向して設
けられた一対の電極と、それら両電極間に渡って設けら
れた下層抵抗体と、その下層抵抗体の上部に層状に重ね
合わせて設けられた絶縁体と、両電極間に渡って設けら
れ、絶縁体の上部と絶縁体及び下層抵抗体の側部とを覆
うように重ね合わせて設けられた上層抵抗体とからなる
厚膜抵抗体において、上層抵抗体の一方の側部からその
反対側の他方の側部に渡って一方の電極近傍から他方の
電極近傍に至り、上層抵抗体及び絶縁体を貫く溝部を形
成し、その溝部の底を下層抵抗体としている。
めに、この発明においては、基板上に互いに対向して設
けられた一対の電極と、それら両電極間に渡って設けら
れた下層抵抗体と、その下層抵抗体の上部に層状に重ね
合わせて設けられた絶縁体と、両電極間に渡って設けら
れ、絶縁体の上部と絶縁体及び下層抵抗体の側部とを覆
うように重ね合わせて設けられた上層抵抗体とからなる
厚膜抵抗体において、上層抵抗体の一方の側部からその
反対側の他方の側部に渡って一方の電極近傍から他方の
電極近傍に至り、上層抵抗体及び絶縁体を貫く溝部を形
成し、その溝部の底を下層抵抗体としている。
【0008】
【作用】上記の構成によれば、下層抵抗体と上層抵抗と
により絶縁体を内部に包んだ状態の多層構造を有する一
つの抵抗体が構成される。そして、多層構造を有する一
つの抵抗体であることから、その実装面積に対する定格
電力が大きくなる。
により絶縁体を内部に包んだ状態の多層構造を有する一
つの抵抗体が構成される。そして、多層構造を有する一
つの抵抗体であることから、その実装面積に対する定格
電力が大きくなる。
【0009】又、溝部に沿ってその一端側から他端側へ
レーザ光により連続的なトリミングを行うことにより、
所要の抵抗値に調整が可能となる。この場合、溝部の底
が下層抵抗体のみの一層であることから、高いレーザ出
力を必要としない。
レーザ光により連続的なトリミングを行うことにより、
所要の抵抗値に調整が可能となる。この場合、溝部の底
が下層抵抗体のみの一層であることから、高いレーザ出
力を必要としない。
【0010】
【実施例】以下、この発明の厚膜抵抗体を具体化した一
実施例を図1〜図9に基づいて詳細に説明する。
実施例を図1〜図9に基づいて詳細に説明する。
【0011】図1はこの実施例の厚膜抵抗体1の外観を
示す斜視図であり、図2はその平面図である。絶縁材料
よりなる基板2上には、電極としてのAg−Pdペース
トよりなる一対の導体パターン3,4が所定間隔をもっ
て互いに対向して設けられている。両導体パターン3,
4の間には、ほぼ筒状をなす筒形抵抗体5が設けられ、
その両端が両導体パターン3,4に接続されている。
又、筒形抵抗体5の上面側には、その幅方向における一
方の側部からその反対側の他方の側部に渡って、一方の
導体パターン3の先端位置から他方の導体パターン4の
先端位置に至る溝部6が斜めに形成されている。ここ
で、筒形抵抗体5の膜厚は「0.01mm」程度に設定
されている。又、溝部6は抵抗値の調整のためにトリミ
ングに使用されるものであって、その幅は「0.2〜
0.4mm」程度に設定されている。
示す斜視図であり、図2はその平面図である。絶縁材料
よりなる基板2上には、電極としてのAg−Pdペース
トよりなる一対の導体パターン3,4が所定間隔をもっ
て互いに対向して設けられている。両導体パターン3,
4の間には、ほぼ筒状をなす筒形抵抗体5が設けられ、
その両端が両導体パターン3,4に接続されている。
又、筒形抵抗体5の上面側には、その幅方向における一
方の側部からその反対側の他方の側部に渡って、一方の
導体パターン3の先端位置から他方の導体パターン4の
先端位置に至る溝部6が斜めに形成されている。ここ
で、筒形抵抗体5の膜厚は「0.01mm」程度に設定
されている。又、溝部6は抵抗値の調整のためにトリミ
ングに使用されるものであって、その幅は「0.2〜
0.4mm」程度に設定されている。
【0012】図3は図2のA−A線断面図であり、図4
は図2のB−B線断面図であって、この厚膜抵抗体1の
構造を示している。筒形抵抗体5は下層抵抗体7と上層
抵抗体8とからなり、両者7,8の間には絶縁体9が介
在されている。下層抵抗体7は両導体パターン3,4の
間に渡って設けられ、その両端が各導体パターン3,4
に接続されている。又、絶縁体9は下層抵抗体7の上面
に層状に重ね合わせて設けられている。更に、上層抵抗
体8は、両導体パターン3,4の間に渡って設けられ、
絶縁体9の上部と絶縁体9及び下層抵抗体7の側部とを
覆うように重ね合わせて設けらている。このようにし
て、下層抵抗体7と上層抵抗体8とにより絶縁体9を内
部に包んだ状態の多層構造を有する一つの筒形抵抗体5
が構成されている。そして、その筒形抵抗体5の溝部6
は、上層抵抗体8の一方の側部からその反対側の他方の
側部に渡って、一方の導体パターン3の先端位置から他
方の導体パターン4の先端位置に至り、上層抵抗体8及
び絶縁体9を貫くように形成され、その溝部6の底が下
層抵抗体7となっている。
は図2のB−B線断面図であって、この厚膜抵抗体1の
構造を示している。筒形抵抗体5は下層抵抗体7と上層
抵抗体8とからなり、両者7,8の間には絶縁体9が介
在されている。下層抵抗体7は両導体パターン3,4の
間に渡って設けられ、その両端が各導体パターン3,4
に接続されている。又、絶縁体9は下層抵抗体7の上面
に層状に重ね合わせて設けられている。更に、上層抵抗
体8は、両導体パターン3,4の間に渡って設けられ、
絶縁体9の上部と絶縁体9及び下層抵抗体7の側部とを
覆うように重ね合わせて設けらている。このようにし
て、下層抵抗体7と上層抵抗体8とにより絶縁体9を内
部に包んだ状態の多層構造を有する一つの筒形抵抗体5
が構成されている。そして、その筒形抵抗体5の溝部6
は、上層抵抗体8の一方の側部からその反対側の他方の
側部に渡って、一方の導体パターン3の先端位置から他
方の導体パターン4の先端位置に至り、上層抵抗体8及
び絶縁体9を貫くように形成され、その溝部6の底が下
層抵抗体7となっている。
【0013】次に、この厚膜抵抗体1の製造工程を図5
〜図8に従って説明する。先ず第1工程では、図5
(A),(B)に示すように、基板2上に導体ペースト
をスクリーン印刷して乾燥させることにより、両導体パ
ターン3,4を形成する。
〜図8に従って説明する。先ず第1工程では、図5
(A),(B)に示すように、基板2上に導体ペースト
をスクリーン印刷して乾燥させることにより、両導体パ
ターン3,4を形成する。
【0014】次に、第2工程では、図6(A),(B)
に示すように、両導体パターン3,4の間で、抵抗ペー
ストを印刷して乾燥させることにより、下層抵抗体7を
形成する。
に示すように、両導体パターン3,4の間で、抵抗ペー
ストを印刷して乾燥させることにより、下層抵抗体7を
形成する。
【0015】第3工程では、図7(A),(B)に示す
ように、下層抵抗体7の上面において、斜めにギャップ
9aを設けた状態で絶縁ペーストを印刷して乾燥させる
ことにより、絶縁体9を形成する。
ように、下層抵抗体7の上面において、斜めにギャップ
9aを設けた状態で絶縁ペーストを印刷して乾燥させる
ことにより、絶縁体9を形成する。
【0016】続いて、第4の工程では、図8(A),
(B)に示すように、両導体パターン3,4の間で絶縁
体9の上面において、そのギャップ9aと整合するよう
にギャップ8aを設けた状態で、絶縁体9及び下層抵抗
体7を覆うように抵抗ペーストを印刷して乾燥させるこ
とにより、上層抵抗体8を形成する。この時、第2工程
で形成した下層抵抗体7の周囲と重なるように上層抵抗
体8を形成する。
(B)に示すように、両導体パターン3,4の間で絶縁
体9の上面において、そのギャップ9aと整合するよう
にギャップ8aを設けた状態で、絶縁体9及び下層抵抗
体7を覆うように抵抗ペーストを印刷して乾燥させるこ
とにより、上層抵抗体8を形成する。この時、第2工程
で形成した下層抵抗体7の周囲と重なるように上層抵抗
体8を形成する。
【0017】その後、第5の工程において、乾燥させた
両導体パターン3,4、下層抵抗体7、上層抵抗体8及
び絶縁体9を同時に焼成することにより、図1〜図4に
示すような厚膜抵抗体1の製造を完了する。
両導体パターン3,4、下層抵抗体7、上層抵抗体8及
び絶縁体9を同時に焼成することにより、図1〜図4に
示すような厚膜抵抗体1の製造を完了する。
【0018】尚、この本実施例における厚膜抵抗体1の
製造工程及びその設備は、一般的な厚膜抵抗体のそれと
基本的に同じである。次に、上記のように構成した厚膜
抵抗体1の作用を説明する。
製造工程及びその設備は、一般的な厚膜抵抗体のそれと
基本的に同じである。次に、上記のように構成した厚膜
抵抗体1の作用を説明する。
【0019】この厚膜抵抗体1によれば、下層抵抗体7
と上層抵抗体8とにより絶縁体9を内部に包んだ状態の
多層構造を有する一つの筒形抵抗体5が構成されてい
る。従って、その筒形抵抗体5の抵抗特性は、両導体パ
ターン3,4の間で長さにほぼ比例したものとなる。
と上層抵抗体8とにより絶縁体9を内部に包んだ状態の
多層構造を有する一つの筒形抵抗体5が構成されてい
る。従って、その筒形抵抗体5の抵抗特性は、両導体パ
ターン3,4の間で長さにほぼ比例したものとなる。
【0020】又、この厚膜抵抗体1を所要の抵抗値に調
整するには、所定のレーザトリマーを使用してレーザ光
を溝部6に照射してトリミングすることにより行われ
る。このトリミングの際には、図2に2点鎖線で示すよ
うに、溝部6に沿ってその一端側から他端側へ向かって
適宜な長さだけ連続的にレーザ光を照射し、トリミング
溝10を形成する。この時、レーザ光は溝部6の底の下
層抵抗体7のみに照射されてトリミングが行われる。し
かも、適宜な長さで1度のトリミングを行うだけで所要
の抵抗値に調整される。
整するには、所定のレーザトリマーを使用してレーザ光
を溝部6に照射してトリミングすることにより行われ
る。このトリミングの際には、図2に2点鎖線で示すよ
うに、溝部6に沿ってその一端側から他端側へ向かって
適宜な長さだけ連続的にレーザ光を照射し、トリミング
溝10を形成する。この時、レーザ光は溝部6の底の下
層抵抗体7のみに照射されてトリミングが行われる。し
かも、適宜な長さで1度のトリミングを行うだけで所要
の抵抗値に調整される。
【0021】従って、トリミングに要するレーザ出力
は、下層抵抗体7のみをトリミングするのに充分なもの
であればよく、高いレーザ出力を必要とすることはな
い。つまり、比較的小さい通常のレーザ出力によって1
度にトリミングを行うことができる。これにより、トリ
ミングの際には、基板2上の他の部位に対する熱的な影
響を小さくすることができると共に、トリミングの簡略
化を図ることができる。
は、下層抵抗体7のみをトリミングするのに充分なもの
であればよく、高いレーザ出力を必要とすることはな
い。つまり、比較的小さい通常のレーザ出力によって1
度にトリミングを行うことができる。これにより、トリ
ミングの際には、基板2上の他の部位に対する熱的な影
響を小さくすることができると共に、トリミングの簡略
化を図ることができる。
【0022】又、抵抗値の調整のために、溝部6に沿っ
て筒形抵抗体5の全幅に渡ってトリミングできることか
ら、その抵抗値の調整を「0〜100%」の広範囲で行
うことができる。しかも、筒形抵抗体5の全幅に渡って
斜めにトリミングできることから、トリミングによる抵
抗値の調整精度を高めることもできる。そのため、この
厚膜抵抗体1を使用したハイブリッド集積回路の設計に
当たっては、その回路定数を広範囲に高精度で変更する
ことができ、設計上の自由度を増すことができる。しか
も、溝部6の全域に渡ってトリミングすることにより、
厚膜抵抗体1としての抵抗を容易に削除することもでき
る。
て筒形抵抗体5の全幅に渡ってトリミングできることか
ら、その抵抗値の調整を「0〜100%」の広範囲で行
うことができる。しかも、筒形抵抗体5の全幅に渡って
斜めにトリミングできることから、トリミングによる抵
抗値の調整精度を高めることもできる。そのため、この
厚膜抵抗体1を使用したハイブリッド集積回路の設計に
当たっては、その回路定数を広範囲に高精度で変更する
ことができ、設計上の自由度を増すことができる。しか
も、溝部6の全域に渡ってトリミングすることにより、
厚膜抵抗体1としての抵抗を容易に削除することもでき
る。
【0023】更に、この厚膜抵抗体1では、筒形抵抗体
5が多層構造を有することから、その実装面積に対する
定格電力が大きい。即ち、筒形抵抗体5の展開状態にお
ける投影形状及び面積は、図9に実線で示すようにな
る。これに対し、筒形抵抗体5の実投影形状及び面積
は、図9に2点鎖線及び実線で示すようになる。つま
り、所要の定格電力を得るために、筒形抵抗体5の実投
影面積を約半分にできるのである。このため、ハイブリ
ッド集積回路において、厚膜抵抗体1の高密度実装を可
能にすることができる。又、筒形抵抗体5の寸法によっ
て定格電力を変え得ることから、定格電力を変えるため
に筒形抵抗体5の膜厚を必要以上に大きくする必要がな
い。よって、抵抗温度係数の悪化を防止して、厚膜抵抗
体1としての品質を確保することもできる。
5が多層構造を有することから、その実装面積に対する
定格電力が大きい。即ち、筒形抵抗体5の展開状態にお
ける投影形状及び面積は、図9に実線で示すようにな
る。これに対し、筒形抵抗体5の実投影形状及び面積
は、図9に2点鎖線及び実線で示すようになる。つま
り、所要の定格電力を得るために、筒形抵抗体5の実投
影面積を約半分にできるのである。このため、ハイブリ
ッド集積回路において、厚膜抵抗体1の高密度実装を可
能にすることができる。又、筒形抵抗体5の寸法によっ
て定格電力を変え得ることから、定格電力を変えるため
に筒形抵抗体5の膜厚を必要以上に大きくする必要がな
い。よって、抵抗温度係数の悪化を防止して、厚膜抵抗
体1としての品質を確保することもできる。
【0024】尚、この発明は前記実施例に限定されるも
のではなく、発明の趣旨を逸脱しない範囲において構成
の一部を適宜に変更して実施することもできる。例え
ば、前記実施例では、筒形抵抗体5の全幅に渡って、一
方の導体パターン3の先端位置から他方の導体パターン
4の先端位置に至るように溝部6を斜めに形成したが、
溝部の両端位置を各導体パターンに対して適宜に近づけ
たり離したりしてもよい。
のではなく、発明の趣旨を逸脱しない範囲において構成
の一部を適宜に変更して実施することもできる。例え
ば、前記実施例では、筒形抵抗体5の全幅に渡って、一
方の導体パターン3の先端位置から他方の導体パターン
4の先端位置に至るように溝部6を斜めに形成したが、
溝部の両端位置を各導体パターンに対して適宜に近づけ
たり離したりしてもよい。
【0025】
【発明の効果】以上詳述したようにこの発明によれば、
基板上の両電極間に渡って設けた下層抵抗体の上部に絶
縁体を層状に重ね合わせて設け、その絶縁体の上部と絶
縁体及び下層抵抗体の側部とを覆うように上層抵抗体を
重ね合わせて設けた厚膜抵抗体において、上層抵抗体の
一方の側部からその反対側の他方の側部に渡って、一方
の電極近傍から他方の電極近傍に至り、上層抵抗体及び
絶縁体を貫く溝部を形成し、その溝部の底を下層抵抗体
としたので、抵抗体を多層に配置したものとしては、高
いレーザ出力によらず溝部に沿って一度にトリミングを
行うことができ、もって基板上の他の部位に対する熱的
な影響を小さくすることができると共に、トリミングの
簡略化を図ることができるという優れた効果を発揮す
る。
基板上の両電極間に渡って設けた下層抵抗体の上部に絶
縁体を層状に重ね合わせて設け、その絶縁体の上部と絶
縁体及び下層抵抗体の側部とを覆うように上層抵抗体を
重ね合わせて設けた厚膜抵抗体において、上層抵抗体の
一方の側部からその反対側の他方の側部に渡って、一方
の電極近傍から他方の電極近傍に至り、上層抵抗体及び
絶縁体を貫く溝部を形成し、その溝部の底を下層抵抗体
としたので、抵抗体を多層に配置したものとしては、高
いレーザ出力によらず溝部に沿って一度にトリミングを
行うことができ、もって基板上の他の部位に対する熱的
な影響を小さくすることができると共に、トリミングの
簡略化を図ることができるという優れた効果を発揮す
る。
【図1】この発明を具体化した一実施例における厚膜抵
抗体の外観を示す斜視図である。
抗体の外観を示す斜視図である。
【図2】一実施例において厚膜抵抗体の外観を示す平面
図である。
図である。
【図3】一実施例において厚膜抵抗体の構造を示す図2
のA−A線断面図である。
のA−A線断面図である。
【図4】一実施例において厚膜抵抗体の構造を示す図2
のB−B線断面図である。
のB−B線断面図である。
【図5】一実施例において厚膜抵抗体の製造に係る第1
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
【図6】一実施例において厚膜抵抗体の製造に係る第2
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
【図7】一実施例において厚膜抵抗体の製造に係る第3
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
【図8】一実施例において厚膜抵抗体の製造に係る第4
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
工程を示し、(A)はその長さ方向の断面図であり、
(B)はその幅方向の断面図である。
【図9】一実施例において筒形抵抗体の展開状態の投影
形状及び面積を説明する図である。
形状及び面積を説明する図である。
【図10】従来例における「印刷抵抗体」を示す分解斜
視図である。
視図である。
2…基板、3,4…電極としての導体パターン、5…筒
形抵抗体、6…溝部、7…下層抵抗体、8…上層抵抗
体、9…絶縁体。
形抵抗体、6…溝部、7…下層抵抗体、8…上層抵抗
体、9…絶縁体。
Claims (1)
- 【請求項1】 基板上に互いに対向して設けられた一対
の電極と、 前記両電極間に渡って設けられた下層抵抗体と、 前記下層抵抗体の上部に層状に重ね合わせて設けられた
絶縁体と、 前記両電極間に渡って設けられ、前記絶縁体の上部と前
記絶縁体及び前記下層抵抗体の側部とを覆うように重ね
合わせて設けられた上層抵抗体とからなる厚膜抵抗体に
おいて、 前記上層抵抗体の一方の側部からその反対側の他方の側
部に渡って前記一方の電極近傍から前記他方の電極近傍
に至り、前記上層抵抗体及び前記絶縁体を貫く溝部を形
成し、その溝部の底を前記下層抵抗体としたことを特徴
とする厚膜抵抗体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200970A JPH0547501A (ja) | 1991-08-09 | 1991-08-09 | 厚膜抵抗体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3200970A JPH0547501A (ja) | 1991-08-09 | 1991-08-09 | 厚膜抵抗体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0547501A true JPH0547501A (ja) | 1993-02-26 |
Family
ID=16433352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3200970A Pending JPH0547501A (ja) | 1991-08-09 | 1991-08-09 | 厚膜抵抗体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0547501A (ja) |
-
1991
- 1991-08-09 JP JP3200970A patent/JPH0547501A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999374B2 (ja) | 積層チップインダクタ | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| JP3756612B2 (ja) | チップ型抵抗器の構造及びその製造方法 | |
| JP2853467B2 (ja) | 積層ビーズインダクタの製造方法 | |
| JPH0547501A (ja) | 厚膜抵抗体 | |
| JPH0917635A (ja) | 積層型電子部品及びその製造方法 | |
| JP2002353001A (ja) | 厚膜型チップ抵抗器 | |
| JP5096672B2 (ja) | チップ抵抗器とその製造方法 | |
| JPH0917634A (ja) | 積層型インダクタ | |
| JP3284694B2 (ja) | 多層抵抗モジュール | |
| JP2504301B2 (ja) | 複合部品 | |
| JP2002279883A (ja) | チップ型ヒューズ抵抗器及びその製造方法 | |
| JPH1116703A (ja) | 超低抵抗抵抗器 | |
| JP2889422B2 (ja) | チツプ型サーミスタ及びその製造方法 | |
| JPS6165464A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JP2000030902A (ja) | チップ型抵抗器とその製造方法 | |
| JPH09298438A (ja) | 積層チップemi除去フィルタ | |
| JP2003338401A (ja) | 厚膜型チップ抵抗器及びその製造方法 | |
| JPH01302801A (ja) | 印刷抵抗体 | |
| JPS5979563A (ja) | 厚膜回路 | |
| JPH02166701A (ja) | 印刷抵抗体 | |
| JPH06204001A (ja) | 積層形チップ固定抵抗器 | |
| JPH0287588A (ja) | 厚膜配線基板の抵抗体形成方法 | |
| JPH0464212A (ja) | チップ型cr複合部品 | |
| JP3649668B2 (ja) | チップ型ネットワーク抵抗器のトリミング方法 |