JPH0547596A - Ｃｒアレイ - Google Patents

Abstract

(57)【要約】 【構成】 積層セラミックブロック１１の側面２８，２
９上に、各々複数の第１、第２の端子電極３０，３２と
アース端子電極３１，３３とを形成し、主面３４上に、
端子電極３０に接続される第１のＲ膜４０、第１のタッ
プ電極１３と端子電極３３に接続される第２のＲ膜４
０、第２のタップ電極１４とを形成する。ブロック１１
の内部に、第１、第２のＣ電極によって与えられる複数
の第１のＣエレメント、第３、第４のＣ電極によって与
えられる複数の第２のＣエレメントを構成する。第１の
Ｃ電極とタップ電極１３との間、第３のＣ電極とタップ
電極１４との間を、それぞれ、バイアホール１５，１６
等により接続する。第２、第４のＣ電極を共通にアース
端子電極３１，３３に接続する。 【効果】 高周波用フィルタアレイとして用いることが
できるＣＲアレイが一体化かつ小型化され、高密度実装
に対応することができるとともに、表面実装が可能にな
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、複数個のコンデンサ
エレメントおよび複数個の抵抗器エレメントを含むＣＲ
アレイに関するもので、特に、このようなＣＲアレイを
一体化された部品とするための改良に関するものであ
る。

【０００２】

【従来の技術】たとえばコンピュータに含まれるいくつ
かの集積回路素子とアースとの間には、信号中のノイズ
を除去するため、フィルタアレイが挿入される。フィル
タアレイは、各々、少なくとも１つのコンデンサエレメ
ントおよび少なくとも１つの抵抗器エレメントを含み、
かつ共通にアース接続された、複数のフィルタ回路を構
成するもので、集積回路素子に備える複数のピンの各々
に個々のフィルタ回路が接続される。

【０００３】このようなフィルタアレイの一例が、図５
に示されている。図５に示したフィルタアレイ１は、各
々複数の、たとえば８つの第１のコンデンサエレメント
２および８つの第２のコンデンサエレメント３、ならび
に８つの第１の抵抗器エレメント４および８つの第２の
抵抗器エレメント５を備える。第１のコンデンサエレメ
ント２の各々の一方端子は、第１の抵抗器エレメント４
の一方端子に接続され、第１の抵抗器エレメント４の各
々の他方端子は、第１の端子６に電気的に接続される。
また、第２のコンデンサエレメント３の各々の一方端子
は、第２の抵抗器エレメント５の一方端子に接続され、
第２の抵抗器エレメント５の各々の他方端子は、第２の
端子７に電気的に接続される。第１および第２のコンデ
ンサエレメント２および３の各々の他方端子は、共通に
接続され、アース端子８に電気的に接続される。

【０００４】

【発明が解決しようとする課題】図５に示したフィルタ
アレイ１は、最も典型的には、コンデンサエレメント２
および３を与える複数のコンデンサ部品および抵抗器エ
レメント４および５を与える複数の抵抗器部品といった
ディスクリートな部品を組合せて構成されていた。しか
しながら、このようにディスクリートな複数の部品を組
合せてフィルタアレイ１を構成すると、フィルタアレイ
１が占める実装面積が大きくなるばかりでなく、フィル
タアレイ１を得るための作業が煩雑であるという問題に
遭遇する。

【０００５】上述の問題を解決することを目的として、
たとえばアルミナ基板上に複数の抵抗膜を印刷したＲア
レイを用い、この基板上に、対応のＲアレイと電気的に
接続されるようにコンデンサ部品を配置したものも提案
されている。また、これらの基板およびコンデンサ部品
をパッケージング化したＳＯＰパッケージも実用化され
ている。しかしながら、これら後者の方法によっても、
小型化の要求を十分に満たしているとはいえない。

【０００６】それゆえに、この発明の目的は、上述した
ようなフィルタアレイを１個の部品として構成できると
ともに、十分に小型化され得る、ＣＲアレイを提供しよ
うとすることである。

【０００７】

【課題を解決するための手段】この発明によるＣＲアレ
イは、積層セラミックブロックを備える。このブロック
の内部には、互いに対向する少なくとも１対の第１およ
び第２のコンデンサ電極がそれぞれ形成されることによ
って、複数の第１のコンデンサエレメントが与えられる
とともに、互いに対向する少なくとも１対の第３および
第４のコンデンサ電極がそれぞれ形成されることによっ
て、複数の第２のコンデンサエレメントが与えられる。
他方、ブロックの外表面上には、複数の第１のタップ電
極、複数の第２のタップ電極、複数の第１の抵抗膜、複
数の第２の抵抗膜、複数の第１の端子電極、複数の第２
の端子電極、およびアース端子電極が形成される。

【０００８】複数の第１のタップ電極は、第１のコンデ
ンサエレメントの各々の第１のコンデンサ電極にそれぞ
れ電気的に接続される。これら第１のタップ電極の各々
には、複数の第１の抵抗膜のそれぞれの一方端が電気的
に接続される。これら第１の抵抗膜の各々の他方端に
は、第１の端子電極がそれぞれ電気的に接続される。

【０００９】複数の第２のタップ電極は、第２のコンデ
ンサエレメントの各々の第３のコンデンサ電極にそれぞ
れ電気的に接続される。これら第２のタップ電極の各々
には、第２の抵抗膜のそれぞれの一方端が電気的に接続
される。これら第２の抵抗膜の各々の他方端には、第２
の端子電極がそれぞれ電気的に接続される。

【００１０】また、複数の第１のコンデンサエレメント
の各々の第２のコンデンサ電極および複数の第２のコン
デンサエレメントの各々の第４のコンデンサ電極は、接
続導体により共通に接続されるとともに、この接続導体
を介してアース端子電極に電気的に接続される。

【００１１】

【作用】この発明によれば、たとえば図５に示したフィ
ルタアレイ１が与える回路を、１個の積層セラミックブ
ロックを用いて構成され、かつ１個の部品として取扱う
ことができるＣＲアレイによって構成することができ
る。

【００１２】

【発明の効果】したがって、この発明によれば、ＣＲア
レイを小型化することができ、このようなＣＲアレイを
用いる機器において、高密度実装に対応することができ
る。

【００１３】この発明において、ブロックが、互いに平
行な１対の主面およびこれら主面に直交する方向に延び
る４つの側面を有しており、前記第１の端子電極、前記
第２の端子電極および前記アース端子電極が、それぞ
れ、４つの側面のいずれか上に延びる部分を含み、前記
第１のタップ電極、前記第２のタップ電極、前記第１の
抵抗膜および前記第２の抵抗膜が一方の主面上に形成さ
れたとき、この発明によるＣＲアレイは、表面実装可能
な部品として取扱うことができる。したがって、高密度
実装に一層寄与することができる。このように、この発
明によるＣＲアレイが表面実装可能な部品とされるとき
には、第１のタップ電極の各々と第１のコンデンサ電極
の各々とは、ブロックの内部から一方の主面にまで少な
くとも延びる第１の内部導体によって電気的に接続さ
れ、かつ第２のタップ電極の各々と第３のコンデンサ電
極の各々とは、ブロックの内部から一方の主面にまで少
なくとも延びる第２の内部導体によって電気的に接続さ
れることが好ましい。上述した第１および第２の内部導
体は、たとえば、バイアホールまたはスルーホールによ
って与えられる。

【００１４】

【実施例】図１ないし図４は、この発明の一実施例を説
明するためのものである。図１には、この実施例による
ＣＲアレイ１０の外観が斜視図で示されている。このよ
うなＣＲアレイ１０は、コンピュータ等の回路に用いら
れる高周波用フィルタアレイとして有利に用いることが
できる。

【００１５】ＣＲアレイ１０は、積層セラミックブロッ
ク１１を備える。ブロック１１は、図２に示すように、
複数のセラミックシート１２ａ〜１２ｆが積層されて得
られたものである。セラミックシート１２ａ〜１２ｆの
各々を得るため、誘電体セラミック材料およびバインダ
を含むセラミックグリーンシートが所定の大きさに打ち
抜かれる。

【００１６】セラミックシート１２ａ上には、各々複数
の、たとえば８つの第１のタップ電極１３および８つの
第２のタップ電極１４が、それぞれ、並んで形成され
る。第１および第２のタップ電極１３および１４内に
は、それぞれ、バイアホール１５および１６が設けられ
る。タップ電極１３および１４は、たとえば、導電ペー
ストを印刷することにより形成され、この印刷時おい
て、バイアホール１５および１６内にも導電ペーストが
付与される。

【００１７】セラミックシート１２ｂ上には、第１のコ
ンデンサエレメントのための第１のコンデンサ電極１７
が、第１のタップ電極１３に対応して並列状態で形成さ
れるとともに、第２のコンデンサエレメントのための第
３のコンデンサ電極１８が、第２のタップ電極１４に対
応して並列状態で形成される。第１のコンデンサ電極１
７の各々内には、バイアホール１５に対応するバイアホ
ール１９が設けられ、第３のコンデンサ電極１８の各々
内には、バイアホール１６に対応するバイアホール２０
が設けられる。コンデンサ電極１７および１８は、たと
えば、印刷により同時に形成され、この印刷時におい
て、バイアホール１９および２０内にも導電ペーストが
付与される。

【００１８】セラミックシート１２ｃ上には、第１のコ
ンデンサエレメントを与えるように、第１のコンデンサ
電極１７と対向する第２のコンデンサ電極２１、およ
び、第２のコンデンサエレメントを与えるように、第３
のコンデンサ電極１８と対向する第４のコンデンサ電極
２２が形成される。これら第２および第４のコンデンサ
電極２１および２２は、接続導体２３により共通に接続
される。接続導体２３は、セラミックシート１２ｃの両
端部において両側縁にまで延びている。また、セラミッ
クシート１２ｃ上には、前述したバイアホール１５およ
び１９に対応して、バイアホール２４が設けられ、か
つ、前述したバイアホール１６および２０に対応して、
バイアホール２５が設けられる。これらバイアホール２
４および２５の各々の周囲には、バイアホール電極２６
および２７がそれぞれ形成される。コンデンサ電極２１
および２２ならびにバイアホール電極２６および２７
は、たとえば、印刷により同時に形成され、この印刷時
において、バイアホール２４および２５内にも導電ペー
ストが付与される。

【００１９】セラミックシート１２ｄ上には、前述した
セラミックシート１２ｂと同様、第１および第３のコン
デンサ電極１７および１８が形成される。このセラミッ
クシート１２ｄ上に形成されるコンデンサ電極１７およ
び１８内には、バイアホールが形成されない。

【００２０】セラミックシート１２ｅ上には、前述した
セラミックシート１２ｃと同様、第２および第４のコン
デンサ電極２１および２２ならびに接続導体２３が形成
される。このセラミックシート１２ｅには、バイアホー
ルおよびバイアホール電極が形成されない。

【００２１】セラミックシート１２ｆには、何らの電極
もバイアホールも形成されない。これらのセラミックシ
ート１２ａ〜１２ｆは、図２に示すような順序で積重ね
られ、次いで圧着される。これによって、図３に示すよ
うなブロック１１が得られる。ブロック１１の側面２８
には、前述した接続導体２３が露出している。側面２８
に対向する側面２９にも、図示しないが、接続導体２３
が露出している。ブロック１１は、たとえば、空気中に
おいて１２００℃〜１３００℃の温度で焼成され、焼結
体とされる。

【００２２】なお、ブロック１１を得るため、単に１対
の第１および第２のコンデンサ電極１７および２１によ
って第１のコンデンサエレメントを与え、かつ単に１対
の第３および第４のコンデンサ電極１８および２２によ
って第２のコンデンサエレメントを与えるように、たと
えばセラミックシート１２ｂおよび１２ｃが用いられな
くても、逆に、第１のコンデンサエレメントを与える第
１および第２のコンデンサ電極１７および２１ならびに
第２のコンデンサエレメントを与える第３および第４の
コンデンサ電極１８および２２のそれぞれの対の数を増
やすため、セラミックシート１２ｂおよび１２ｃに相当
するセラミックシートをさらに積層してもよい。

【００２３】次に、図４に示すように、ブロック１１の
側面２８上には、複数、たとえば８つの第１の端子電極
３０および２つのアース端子電極３１が形成される。ま
た、ブロック１１の側面２９上には、複数、たとえば８
つの第２の端子電極３２および２つのアース端子電極３
３が形成される。これら端子電極３０，３１，３２，３
３は、各々の一部が、ブロック１１の互いに対向する主
面３４および３５にまで延びるように形成されるのが好
ましい。ブロック１１の一方の主面３４上において、第
１の端子電極３０に電気的に接続される第１のランド電
極３６、第２の端子電極３２に電気的に接続される第２
のランド電極３７、第１のタップ電極１３に電気的に接
続される第３のランド電極３８、および第２のタップ電
極１４に電気的に接続される第４のランド電極３９がそ
れぞれ形成される。これら電極３０〜３３ならびに３６
〜３９は、適当な導電ペーストを印刷し、次いで焼付け
ることにより形成される。また、これらランド電極３６
〜３９は、タップ電極１３，１４や端子電極３０〜３３
の形成前、形成後のいずれにおいて形成してもよく、さ
らに省略することも可能である。

【００２４】次に、図１に示すように、ブロック１１の
主面３４上には、第１のランド電極３６の各々と第３の
ランド電極３８の対応のものとの間で延びるように、第
１の抵抗膜４０が形成されるとともに、第２のランド電
極３７の各々と第４のランド電極３９の対応のものとの
間で延びるように、第２の抵抗膜４１が形成される。こ
れら抵抗膜４０および４１は、たとえば、サーメットを
印刷し、次いで焼付けることにより形成される。これら
抵抗膜４０および４１は、必要に応じて、トリミングさ
れる。また、抵抗膜４０および４１を覆うように、たと
えば樹脂からなるオーバーコートを施してもよい。

【００２５】このようにして、ＣＲアレイ１０が得ら
れ，このＣＲアレイ１０は、図５に示したフィルタアレ
イ１を構成する回路を与えている。すなわち、第１およ
び第２のコンデンサ電極１７および２１によって第１の
コンデンサエレメント２が与えられ、第３および第４の
コンデンサ電極１８および２２によって第２のコンデン
サエレメント３が与えられている。また、第１の抵抗膜
４０によって第１の抵抗器エレメント４が与えられ、第
２の抵抗膜４１によって第２の抵抗器エレメント５が与
えられる。また、第１のコンデンサ電極１７は、バイア
ホール１９および２４を介して互いに電気的に接続され
るとともに、バイアホール１５を介して第１のタップ電
極１３に電気的に接続される。第１のタップ電極１３に
は、第３のランド電極３８を介して第１の抵抗膜４０が
電気的に接続され、第１の抵抗膜４０には、第１のラン
ド電極３６を介して第１の端子電極３０が電気的に接続
される。これら第１の端子電極３０が第１の端子６とな
る。他方、第３のコンデンサ電極１８は、バイアホール
２０および２５を介して互いに電気的に接続されるとと
もに、バイアホール１６を介して第２のタップ電極１４
に電気的に接続される。第２のタップ電極１４には、第
３のランド電極３９を介して第２の抵抗膜４１が電気的
に接続され、第２の抵抗膜４１には、第２のランド電極
３７を介して第２の端子電極３２が電気的に接続され
る。これら第２の端子電極３２が第２の端子７となる。
また、第２および第４のコンデンサ電極２１および２２
は、接続導体２３を介して共通に接続されるとともに、
アース端子電極３１および３３に電気的に接続される。
これらアース端子電極３１および３３は、アース端子８
となる。

【００２６】このようなＣＲアレイ１０は、たとえば、
１０ｍｍ×５ｍｍ×１ｍｍの大きさのチップ部品として
構成することができる。

【００２７】なお、図２に示すように、セラミックシー
ト１２ｃおよび１２ｅ上にそれぞれ形成された第２のコ
ンデンサ電極２１は、区別なく連続的に延びる形状をも
って形成され、接続導体の一部を第２のコンデンサ電極
が兼ねるような形状とされていてもよい。このことは、
第４のコンデンサ電極２２についてもいえる。

【００２８】また、バイアホール１５，１９，２４およ
びバイアホール１６，２０，２５は、それぞれ、スルー
ホールに置換えられてもよい。

【００２９】また、図示された実施例によるＣＲアレイ
１０は、表面実装が可能である。しかしながら、この発
明は、表面実装可能なＣＲアレイに限定されるものでは
なく、したがって、積層セラミックブロックは、直方体
状でなくても、また、種々の端子電極は、直方体状のブ
ロックの側面以外の部分に形成されていてもよい。

【図面の簡単な説明】

【図１】この発明の一実施例によるＣＲアレイ１０を示
す斜視図である。

【図２】図１に示す積層セラミックブロック１１を構成
する複数のセラミックシート１２ａ〜１２ｆを互いに分
離して示す斜視図である。

【図３】図２に示したセラミックシート１２ａ〜１２ｆ
を積層して得られた積層セラミックブロック１１を示す
斜視図である。

【図４】図３に示した積層セラミックブロック１１の外
表面上に端子電極３０〜３３を形成した状態を示す斜視
図である。

【図５】この発明にとって興味あるフィルタアレイ１を
示す回路図である。

【符号の説明】

１０ ＣＲアレイ １１ 積層セラミックブロック １２ａ〜１２ｆ セラミックシート １３ 第１のタップ電極 １４ 第２のタップ電極 １５，１６，１９，２０，２４，２５ バイアホール １７ 第１のコンデンサ電極 １８ 第３のコンデンサ電極 ２１ 第２のコンデンサ電極 ２２ 第４のコンデンサ電極 ２３ 接続導体 ２８，２９ 側面 ３０ 第１の端子電極 ３１，３３ アース端子電極 ３２ 第２の端子電極 ３４，３５ 主面 ３６〜３９ ランド電極 ４０ 第１の抵抗膜 ４１ 第２の抵抗膜

Claims (2)

【特許請求の範囲】
1. 【請求項１】 積層セラミックブロックと、 前記ブロックの内部において互いに対向する少なくとも
   １対の第１および第２のコンデンサ電極をそれぞれ有す
   る複数の第１のコンデンサエレメントと、 前記ブロックの内部において互いに対向する少なくとも
   １対の第３および第４のコンデンサ電極をそれぞれ有す
   る複数の第２のコンデンサエレメントと、 前記複数の第１のコンデンサエレメントの各々の前記第
   １のコンデンサ電極にそれぞれ電気的に接続され、かつ
   前記ブロックの外表面上に形成される複数の第１のタッ
   プ電極と、 前記複数の第１のタップ電極の各々にそれぞれの一方端
   が電気的に接続され、かつ前記ブロックの外表面上に形
   成される複数の第１の抵抗膜と、 前記複数の第１の抵抗膜の各々の他方端に電気的に接続
   され、かつ前記ブロックの外表面上に形成される複数の
   第１の端子電極と、 前記複数の第２のコンデンサエレメントの各々の前記第
   ３のコンデンサ電極にそれぞれ電気的に接続され、かつ
   前記ブロックの外表面上に形成される複数の第２のタッ
   プ電極と、 前記複数の第２のタップ電極の各々にそれぞれの一方端
   が電気的に接続され、かつ前記ブロックの外表面上に形
   成される複数の第２の抵抗膜と、 前記複数の第２の抵抗膜の各々の他方端に電気的に接続
   され、かつ前記ブロックの外表面上に形成される複数の
   第２の端子電極と、 前記複数の第１のコンデンサエレメントの各々の前記第
   ２のコンデンサ電極および前記複数の第２のコンデンサ
   エレメントの各々の前記第４のコンデンサ電極を共通に
   接続する接続導体と、 前記接続導体に電気的に接続され、かつ前記ブロックの
   外表面上に形成されるアース端子電極とを備える、ＣＲ
   アレイ。
2. 【請求項２】 前記ブロックは、互いに平行な１対の主
   面およびこれら主面に直交する方向に延びる４つの側面
   を有し、 前記第１の端子電極、前記第２の端子および前記アース
   端子電極は、それぞれ、前記４つの側面のいずれか上に
   延びる部分を含み、 前記第１および第２のタップ電極ならびに前記第１およ
   び第２の抵抗膜は、一方の前記主面上に形成され、 前記第１のタップ電極の各々と前記第１のコンデンサ電
   極の各々とは、前記ブロックの内部から前記一方の主面
   にまで少なくとも延びる第１の内部導体によって電気的
   に接続され、 前記第２のタップ電極の各々と前記第３のコンデンサ電
   極の各々とは、前記ブロックの内部から前記一方の主面
   にまで少なくとも延びる第２の内部導体によって電気的
   に接続されている、請求項１に記載のＣＲアレイ。