JPS6039202A - プログラマブルコントロ−ラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、プログラムの検証作業を改善する機能を備え
たプログラマブルコントローラに関するものである。

〔発明の技術的ｉ！景〕

プログラマブルコントローラのプログラムは、継電器の
動作をイラ】シだ形（以下、この模擬ｉ［ｌ電器のこと
を「リレー」という。）で行なわれる。

リレーは、付勢および消勢の２状態を持っており、プロ
グラマブルコントローラのプログラムは、これらのリレ
ーを多数組み合わゼたものとして作成される。従って、
そのプログラムに誤りがないことの検証としては、それ
らの全てのリレーがイ＝Ｊ勢および消勢双方の状態をと
った場合について正しいことが少なくともあられにされ
ていなりればならない。

第１図は、一般のプログラマブルコントローラの構成を
示すものであり、システムの状態等を表す外部の信号は
、入力部１を通してデータメモリ一部２の対応する部分
に置かれる。データメモリー　ｔ＋ＩＸ２には、プログ
ラマブルコントローラの内部変数、すなわちリレーも置
かれている。

利用者は、プログラミングパネル６を通してプログラム
を作成する。、そのプログラムは、プログラムメモリ一
部５に記憶される。演算部４は、プログラムメモリ一部
５よりプログラムを読み出し、その指示するところに従
ってデータメモリ一部２の内のデータを読み、それに対
して演算を施し、その結果をデータメモリ一部２に書き
込む。データメモリ一部２の内、出力に関連づけられた
部分のデータが出力部３を通して外部へ出力される。

ごのようなプログラマブルコントローラの動作は、第２
１５！Ｉのフローチャートに示すような手順で実行され
る。

電源が投入され、装置が始動されると、まず、２００の
箱に示す動作が行なわれ、ハードウェア・ラフ１−ウェ
アについての各種の初期設定を行なう。

始動時の初期設定が終わると、箱２０１より作動が開始
し、箱２（）５まで処理が完了すると再び箱２０１へ戻
り、動作を繰り返す。このような方式を一般にスキャン
方式と呼んでいる。

箱２０１では、外部からの入力データを、入力部ｌを通
して取り込み、データメモリ一部２に記１ｇさゼる。そ
れが完了したら、箱２０２へ進む。ここでは、プログラ
ムメモリ一部５よりプログラムを読み出し、それに従い
、更にデータメモリ一部２上のデータを用い−Ｃ演算を
行ない、その結果をデータメモリーｉｌｌ　２に古き込
む。上記プログラムは、予めプログラミングパネル６を
用いてプログラムメモリ一部５に書き込んでおいたもの
である。

以」二の事情を、第３図のプログラム例を用いて更に詳
しく説明する。まず、第３図のプログラム例自身につい
て説明する。プログラム例／ｌど１ントローラのプログ
ラムは、この図のよ・うＧこリレー回路を模した形で作
成されることが多い。リレー回路の代わりに、Ｍ　Ｉ　
Ｌの論理記号あるいはプール代数式などが用いられるこ
ともあるが、ここでは第３図のリレー回路により説明す
る：　３Ｏ１〜３０４は接点を表し、３０５，３０６は
コイルを表している。

これらに傍記した４桁の番号はリレ一番ひである。

例えば接点３０１に付記した３０１１はリレ一番号であ
る。コイル３０５（リレ一番号０００１）には、リレー
（１１０１のＡ接点とリレー０１０２のＡ接点が直列に
接続されており、リレ一番号０００２のコイル３０６に
は、リレー０１０５のΔ接点３０３とリレー０１０６の
Ｂ接点を１１１ト列に接続したものが接続されている。

このような回路がとのように動作するかについては明白
であるので説明を省く。

さて、上記のプログラムを実行する手続きは、プログラ
ムメモリ一部５よりプログラムを順次読め出しながら、
次のように行゛なわれる。

−１−記憶３図のプログラム例がどのように処理される
かを、第２図および第４図のフローチャートに従って説
明する。

まず、リレー０００１の新状態をめる動作が第２図の箱
２０２で行なわれる。その部分の動作を抜き出してｔＷ
いたフローチャートが第４図である。

リレー０１０１およびリレー０１０２の状態、即ら（＝
Ｊ勢であるかｌ０勢であるかを、データメモリー＠３５
より読み出し、その論理積（直列接続に当たる）をめ（
箱４０１　）　、それをデータメモリ一部５の中のリレ
ー０００１に相当する部分に書き込み記１．？させる（
箱４０２）。このとき、リレー００旧の旧状態は失われ
る。

リレー０００１について、第２図の箱２０２の処理が済
むと、箱２０３へ進み、次のリレー［１００２について
の処理の準備が行なわれる。更に、判断箱２０４で、全
リレーについて終了したかどうかを調べる。終了してい
なければ箱２０２へ戻り、新しいリレー、即ちリレー０
００２についての処理を実行する。

このようにして、全プログラムについての１回の演算が
終わると、箱２０５へ進む。箱２０５ては、データメモ
リ一部５に置かれたリレーの内で、外部に出力すべきも
のを出力部３を通して外部に出力する。

以上の動作を１スキヤンと呼び、１スキヤン分の動作が
終了したら、箱２０１へ戻り、新たなスキ中ソが始めら
れる。

〔従来技術の問題点〕

しかしながら、このような従来のプ［１グラマプルコン
トローラにおいては、上記した全−Ｃのリレーが付勢お
よび消勢双方の状態をとったかどうかを明らかに記憶表
示する機能をもっていなかったため、検証が終了したか
どうかの確認は検証作業者の記憶等に頼らざるを得す、
従って検証もれがあったり、検証の程度が不明確であっ
た。

〔発明の目的〕

本発明は、このような従来の問題点を解消することを目
的とするものであり、プログラマブルコントローラ内の
各リレーについて、そのリレーが付勢、消勢の２状態を
経験したかどうかを容易に確認することのできるプログ
ラマブルコントローラを提供しようとするものである。

〔発明の構成〕

本発明のプログラマブルコントローラは、間プログラマ
ブルコントローラ内のリレーのそれぞれに対し、１ピノ
１〜の状態変化記憶フラグを対応さセることにより、上
記リレーが付勢および消勢の双方の状態をとったかどう
かを認識できるように構成したことを特徴とするもので
ある。

（実施例〕 以下、本発明を第５図および第６図に示す実施例に基づ
いて説明する。

第５図は従来の第１図に、第６図は第４図に対応するも
のであり、従来と同一の構成要件には同一の符号を付し
た。

第５図の構成は、状態変化フラグ部５０７を持？点で第
１図に示す従来装置と異なっている。状態変化記憶部５
０７は、プログラムメモリ一部５．データメモリ一部２
から独立したバーレジエア装置であってもよいし、同一
のハードウェア装置の異なった部分であってもよい。第
５図では、独立した記憶装置とし、更に停電時にも記憶
が失われないようにハノクア、プ電池５０８を設けてい
る。

状態記憶部５０７内には、プログラマブルコントローラ
内のリレーそれぞれに対してｌビットを対応させ、そこ
にそのリレーが変化したかどうかを記憶さゼる。、二」
１．を状態変化記憶フラグと呼ぶことにする。

〔実施例の動作〕

プログラムのデハグを始める前に、プログラミングパネ
ル６に設＆ノたリセットキー（図示ゼず）を押すことに
より、状態変化記憶部５０７の中の全てのフラグを“Ｏ
″　（初期状態）にする。これは、全てのリレーが付勢
あるいは消勢のいずれか一方の状態にあり、状態の変化
を経験していないことを意味している。すなわち、その
リレーに関する論理のデハグが未了であることになる。

プログラムのデハグが進むに従い、いくつかのリレーは
その状態が変化し、残りのリレーは変化しない。状態が
変化すると、そのリレーの状態変化記（、！フラグが“
１゛に書き替えられる。それは、第６図のフローチャー
トに従って行な゛われる。

第６図のフローチャートは、各リレーの断状態に関する
演算を計算し、データメモリ一部２の該当ビットに断状
態を書き込む第４図のフローチャートに、状態変化検出
用の箱６０３．状態変化記憶用の箱６０４を追加したも
のである。これらの追加部分について説明→る。

判断箱６０３で、該当リレーがその状態を変化させよう
とし一ζいるか、そうでないかを判別する。

状態が変化しない場合には、箱４０２へ制御が移され、
第４図の場合と同一の動作となる。状態が変化する場合
には、箱６０４で、そのリレーの状態変化フラグに“ｌ
”が書き込まれる。

このようにして、あるリレーの断状態の言１算が行なわ
れるとき、常にその変化、不変化が検出され、変化が生
しれば、ただちにそのリレーにり１応する状態変化フラ
グに“１”が碧き込まれる。

このことにより、そのリレーがデハグ開始時点より変化
していなりれば“０”が、変化していれば′１”が、そ
のリレーに対症、する状態変化記１０フラグに残される
ことになる。

従って、デハグを終了さ−Ｕようとするときに、状態変
化記憶部の内容をプログラミングパネル６に設りられた
ＣＲＩ’（図示−ヒず）に表示さ−Ｖると、どのリレー
が試されていないかを知ることができる。即ら、そのデ
ハグ未了のリレーについてのデハゲを重点的に実行すれ
ばよいことがわかる。

第７図はその表示の１例であり、リレー００００〜００
９０の１００個についてその状態変化記憶フラグが表示
されている。最左端の列および最」二段の行はリレ一番
号を表す見出しである。最左端は１０位以上の桁を、最
上段はｌの位を表している。行と列の交点に、各リレー
の状態変化記憶フラグが表示される。例えば、００１０
行と４列の交点にリレー００１４の状態変化記憶フラグ
が表示されている。第７図では“０゛になっている。

デバグを進めていくと、プログラムに含まれている誤り
が発見される。プログラムの変更によりその誤りは修正
されるが、プログラムの改正された部分については検証
が必要であり、何等の変更も加えなかった部分について
の再検証は必要でない。このような場面で状態変化フラ
グの部分リセットが有効である。プログラミングパネル
に作業者がリレ一番号を打ち込み、その状態変化フラグ
を選択的にリセットする（即ら“０”を書き込む）こと
ができる。また、プログラミングパネルからプログラム
のある部分を書き込むときに、それに含まれているリレ
ーの状態変化フラグのみをリセットし、他はそのまま保
持することも可能である。

〔発明の効果〕

上述したように本発明によれば、未検証の部位を検証作
業者の記１．ａに頼ることなく確実に知ることができ、
また未検証リレーの割合を知ることができるという効果
を奏するものである。

【図面の簡単な説明】

第１図は一般のプログラマブルコントローラの構成を示
すブロック図、第２図はプログラマブルコントローラの
内部動作を示すフローチャー１・、第３図はプし１グフ
ムの例を示す説明図、第４図は第３図のプし１グラムの
処理を示すフロ−チャート、第５図は本発明の構成を示
すブロック図、第６図は本発明におＡＪる検証の手順を
示すフローチャート、第７図はリレー状感変化フラグの
表示の例を示す説明図である。 ｌ二人力部 ２：データメモリ一部 ３：出力部 ４：演算部 ５ニブログラムメモリ一部 ５０７：状態変化記憶部 ５０８：電池 ６：プログラミングパネル 特許出願人　株式会社安川電機製作所 代理人　手掘　益（ほか２名） ８ 第　ｌ　図 箭２図 最初から繰り返す 第３図 第４図 第５ｒｇＪ 第　６　図 第７図 ０　１　２３４５６７８９

Claims (1)

1. 【特許請求の範囲】 １、少なくとも、外部の信号を取り込むことができるよ
   うに構成された入力部と、外部へ信号を出力することが
   できるように構成された出力部と、プログラムを記↑ｑ
   させておくプログラムメモリ一部と、リレーの状態等を
   保持するデータメモリ一部と、演算を行なう演算部とを
   有するプログラマブルコントローラにおいて、 コントローラ内のリレーのそれぞれに対し１ビツトの状
   態変化記憶フラグを対応さゼることにより、上記リレー
   が付勢および消勢の双方の状態をとったかどうか認識で
   きるように構成したことを特徴とするプログラマブルコ
   ントローラ。 ２、　前記認識は、プログラミングパネルに全リレーあ
   るいは任意に指定したリレーの状態変化記憶フラグを表
   示することにより行なうことを特徴とする特許請求の範
   囲第１項記載のプログラマブルコント１コーラ。