JPH0547926A - レイアウトパターン検証装置 - Google Patents

レイアウトパターン検証装置

Info

Publication number
JPH0547926A
JPH0547926A JP3197664A JP19766491A JPH0547926A JP H0547926 A JPH0547926 A JP H0547926A JP 3197664 A JP3197664 A JP 3197664A JP 19766491 A JP19766491 A JP 19766491A JP H0547926 A JPH0547926 A JP H0547926A
Authority
JP
Japan
Prior art keywords
layout pattern
verification
pattern data
rule
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3197664A
Other languages
English (en)
Inventor
Hiroshi Ichikawa
浩 市川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP3197664A priority Critical patent/JPH0547926A/ja
Publication of JPH0547926A publication Critical patent/JPH0547926A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 階層構造をもつレイアウトパターンデータの
セル,領域を複数の基準値をもつ検証ルールにより検証
することを可能とする。 【構成】 検証判断モジュール3にて、予め定めた検証
用基準法に対応させて分別してセル,領域を定義してあ
るコントロールデータ2に基づきレイアウトパターンデ
ータ1の分別法を決定し、レイアウト分割モジュール4
にてレイアウトパターンデータ1を各検証用基準値に対
応しうるセル,領域毎に分別した後、レイアウトパター
ン展開モジュール5にて各セル,領域のレイアウトパタ
ーンデータを同一階層となるように展開して検証用レイ
アウトパターンデータ6を得、これをレイアウトパター
ン検証モジュール7にて検証ルール8に基づき検証し、
エラーデータ9を得る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体回路の設計の過程
で作成したレイアウトパターンデータが正しいか否かを
検証するレイアウトパターン検証装置に関する。
【0002】
【従来の技術】図6は従来における階層的構造をもつレ
イアウトパターンデータを検証する装置を構成する各手
段及びその入, 出力データを示す模式図であり、図中1
は階層的構造をもつレイアウトパターンデータを示して
いる。このようなレイアウトパターンデータ1は先ずレ
イアウトパターン展開モジュール5に入力され、その階
層構造を展開し、同一階層のレイアウトパターンデータ
からなる検証用レイアウトパターンデータ6を生成し、
これをレイアウトパターン検証モジュール7へ出力す
る。
【0003】レイアウトパターン検証モジュール7は検
証基準値を定義してある検証ルール8に基づいて検証用
レイアウトパターンデータ6を検証し、その検証結果で
あるエラーデータ9を表示モジュール10へ出力し、これ
を表示させるようになっている。
【0004】図7は上記した従来のレイアウトパターン
検証装置による検証過程を示すフローチャートである。
先ず階層的構造をもつレイアウトパターンデータ1をレ
イアウトパターン展開モジュール5にて同一階層のレイ
アウトパターンデータとなるように展開し(ステップT
1) 、検証用レイアウトパターンデータ6を生成する
(ステップT2) 。
【0005】この検証用レイアウトパターンデータ6を
レイアウトパターン検証モジュール7にて検証ルール8
を用いて検証し(ステップT3) 、エラーの有無を判断す
る (ステップT4) 。エラーが無ければ検証は終了し、ま
たエラーがある場合にはエラーデータ9を生成し(ステ
ップT5)、これを表示モジュール10へ出力してエラーデ
ータの表示を行わせ (ステップT6) 、検証を終了する。
【0006】
【発明が解決しようとする課題】ところでこのような従
来装置にあっては、検証用レイアウトパターンデータ6
を検証するに際して検証ルール8を用いるが、この検証
ルール8に定義されている検証基準値は、或る設計ルー
ルに対応する検証基準値のみ単一個しかないため、この
基準値と対応する設計ルールで設計されている領域に対
しては正しい検証が可能であるが、異なる設計ルールで
設計されている領域に対しては疑似エラーが多発するこ
ととなる。しかもこのエラー中には真のエラーと擬似エ
ラーが混在することとなるため、その判断が極めて煩わ
しく、処理に長い時間を要するという問題があった。
【0007】本発明はかかる事情に鑑みなされたもので
あって、その目的とするところは、半導体集積回路にお
ける各セル毎、或いは領域毎に予め定めた基準値毎によ
る検証を可能とし、擬似エラーの発生を防止し得るよう
にしたレイアウトパターン検証装置を提供するにある。
【0008】
【課題を解決するための手段】本発明に係るレイアウト
パターン検証装置は、異なった設計ルールで設計された
セル,領域を含むレイアウトパターンデータを、検証ル
ールに定めた複数の基準値夫々に対応させたセル,領域
に分別する手段と、分別した各セル,領域のレイアウト
パターンデータを夫々展開して同一階層のセル,領域の
みからなる検証用レイアウトパターンデータを生成する
手段とを具備する。
【0009】
【作用】本発明にあっては、検証ルールに定めた複数の
基準値夫々に対応させてセル,領域を記述したコントロ
ールデータを用いて、階層的に表されたレイアウトパタ
ーンデータのセル,領域を分別し、分別したセル,領域
毎にレイアウトパターンデータを同一階層となるよう展
開して検証用レイアウトパターンデータを生成し、各セ
ル,領域を夫々に対応する複数の基準値を有する検証ル
ールに基づいて検証し得ることとなる。
【0010】
【実施例】以下本発明をその実施例を示す図面に基づき
具体的に説明する。図1は本発明に係るレイアウトパタ
ーン検証装置を構成する手段及びその入,出力データを
示す模式図であり、図中1はLSI のレイアウトパターン
データ、2はコントロールデータ、3は検証判断モジュ
ールを示している。
【0011】レイアウトパターンデータ1は異なった設
計ルールに基づいて設計されたセル, 領域を含み、従来
と同様に階層的構造で表わされており、またコントロー
ルデータ2には後述する検証ルール8における複数の検
証用基準値、例えば設計ルールに対応して定めてある場
合には、夫々の設計ルールで設計されたセル,領域毎に
夫々の定義がなされている。検証判断モジュール3はコ
ントロールデータ2に基づいてレイアウトパターンデー
タ1のセル,領域に対しどのような基準値に対応させて
分別するかの分別法を決定し、これをレイアウト分割モ
ジュール4へ出力する。該レイアウト分割モジュール4
はレイアウトパターンデータ1を検証基準値毎、例えば
設計ルール毎に分別するようになっている。
【0012】図3はレイアウトパターンデータの一例を
示す説明図であり、いまレイアウトパターンデータ1内
にルールAにて設計された領域としてのAREA A, Cell
A, Cell Aが、またルールBにて設計された領域としてC
ell Bが、更にルールCにて設計された領域としてAREA
Cが存在するものとすると、これに対するコントロール
データ2は例えば図4に示す如くに構成される。
【0013】図4はコントロールデータの一例を示す説
明図であり、各ルール毎に分類した領域,セル名及びそ
の各座標位置が並びに各設計ルール毎の領域,セル名が
定義されている。図4中AREA A 10.0 10.0 25.0 30.0は
AREA Aとこれを特定する座標位置を示しており、AREA A
の左下端の座標が(10.0, 10.0)、またAREA Aの右上端の
座標が(25.0, 30.0)であることを示している。AREA Bに
ついても同様である。
【0014】また、Rule A=AREA A, Cell AはAREA A,
セルCell AはいずれもルールA(Rule A)のもとで設計さ
れた領域, セルであることを示している。ルールB(Rul
e B)、ルールC(Rule C)ついても同様である。このよう
なコントロールデータ2に基づいてレイアウトパターン
データをその設計ルール毎の領域,セルに分別すると、
図3に夫々斜線,点を付して示す如くに分別されること
となる。即ち、右下がりの斜線を付して分別されている
セル,領域は設計ルールAに従って、また左下がりの斜
線を付して分別されているセル,領域は設計ルールBに
従って、更に点を付して分別されている領域は設計ルー
ルCに従って設計されたセル,領域であることをしめし
ている。
【0015】次に、レイアウトパターン展開モジュール
5にて分別されたセル,領域毎のレイアウトパターンデ
ータを夫々同一階層に迄展開し、これを検証用レイアウ
トパターンデータ6としてレイアウトパターン検証モジ
ュール7へ入力する。レイアウト検証モジュール7は入
力された検証用レイアウトパターンデータ6を、例えば
図5に示す如き検証ルール8に基づいて検証し、エラー
が存在すればエラーデータ9として出力し、またこのエ
ラーデータを表示モジュール10へ表示する。
【0016】図5は検証ルールの一例を示す説明図であ
り、例えば幅WIDTH についてみるとLayer A についての
幅の検証はLayerAのうちルールA(Rule A) に基づい
て設計されている部分は1.2(μm)、またルールB(Rule
B)に基づいて設計されている部分は1.5(μm)、更にルー
ルC(Rule C)に基づいて設計されている部分は1.7(μm)
を夫々検証基準値とし、これらルールA,B,C以外の
ルールに基づき設計されている部分はLT 2.0、即ち2.0
(μm)を検証用の基準値とすることを意味している。
【0017】また図5において層A(Layer A) の層間隔
(SPACE) についてはルールA(RuleA)に基づき設計され
ている部分は2.5(μm)、ルールB(Rule B)に基づき設計
されている部分は2.8(μm)、ルールC(Rule C)に基づき
設計されている部分は3.0(μm)を夫々検証基準値とし、
他のルールに基づき設計された部分は2.7(μm)を検証基
準値とする。
【0018】図2は上記したレイアウトパターン検証装
置の処理過程を示すフローチャートであり、検証判断モ
ジュール3 において検証する検証基準値によるレイアウ
トパターンデータの分別方法を判断し(ステップS1) 、
決定した分別法に基づいてレイアウトパターンデータ1
をセル,領域等の如きブロック毎に分別する(ステップ
S2) 。分別したブロック毎のレイアウトパターンデータ
を同レベルに展開し (ステップS3) 、検証用レイアウト
パターンデータを生成する (ステップS4) 。
【0019】各ブロック毎又は各ブロックとその他のセ
ル,領域とについての検証を行い (ステップS5) 、エラ
ーの有無を判断し (ステップS6) 、エラーが無ければ検
証を終了し、またエラーが有る場合はエラーデータを生
成し (ステップS7) 、エラーデータの表示を行う (ステ
ップS8) 。なお上述の実施例においては設計ルール毎に
これに対応させて検証基準値を設定した場合について説
明したが、複数の設計ルール毎に一の検証基準値を設定
することとしてもよい。
【0020】
【発明の効果】以上の如く本発明装置にあっては、レイ
アウトパターンの検証基準値の異なるセル,領域毎に分
別して、各設計ルールに対応して定めた検証基準値を定
義してある検証ルールにより検証を行うことが可能とな
り、擬似エラーの発生のない検証を行うことが出来る
等、本発明は優れた効果を奏するものである。
【図面の簡単な説明】
【図1】本発明に係るレイアウトパターン検証装置を構
成する各手段及びその入,出力データを示す説明図であ
る。
【図2】本発明に係るレイアウトパターン検証装置の処
理過程を示すフローチャートである。
【図3】本発明に係るレイアウトパターンデータの一例
を示す説明図である。
【図4】本発明に係るレイアウトパターン検証装置にお
いて用いるコントロールデータの一例を示す説明図であ
る。
【図5】本発明に係るレイアウトパターン検証装置にお
いて用いる検証ルールの一例を示す説明図である。
【図6】従来装置を構成する各手段及びその入,出力デ
ータを示す説明図である。
【図7】従来装置の処理過程を示すフローチャートであ
る。
【符号の説明】
1 レイアウトパターンデータ 2 コントロールデータ 3 検証判断モジュール 4 レイアウト分割モジュール 5 レイアウトパターン展開モジュール 6 検証用レイアウトパターンデータ 7 レイアウトパターン検証モジュール 8 検証ルール 9 エラーデータ 10 表示モジュール

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 階層的に表わされたレイアウトパターン
    データを同一階層となるよう展開して検証用レイアウト
    パターンデータを作成し、これを検証ルールに基づいて
    検証を行うレイアウトパターン検証装置において、前記
    検証ルールに定めた複数の基準値夫々に対応させてセ
    ル,領域を記述したコントロールデータに基づいて、前
    記レイアウトパターンデータのセル,領域を分別する手
    段と、分別されたセル,領域毎にそのレイアウトパター
    ンデータを展開し、同一階層のレイアウトパターンデー
    タである検証用レイアウトパターンデータを生成する手
    段と、該検証用レイアウトパターンデータをを有する検
    証ルールにおける複数の基準値夫々に基づいて検証する
    手段とを具備することを特徴とするレイアウトパターン
    検証装置。
JP3197664A 1991-08-07 1991-08-07 レイアウトパターン検証装置 Pending JPH0547926A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3197664A JPH0547926A (ja) 1991-08-07 1991-08-07 レイアウトパターン検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3197664A JPH0547926A (ja) 1991-08-07 1991-08-07 レイアウトパターン検証装置

Publications (1)

Publication Number Publication Date
JPH0547926A true JPH0547926A (ja) 1993-02-26

Family

ID=16378279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3197664A Pending JPH0547926A (ja) 1991-08-07 1991-08-07 レイアウトパターン検証装置

Country Status (1)

Country Link
JP (1) JPH0547926A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221398A (ja) * 2011-04-13 2012-11-12 Honda Motor Co Ltd レイアウト検証装置及びレイアウト検証方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012221398A (ja) * 2011-04-13 2012-11-12 Honda Motor Co Ltd レイアウト検証装置及びレイアウト検証方法

Similar Documents

Publication Publication Date Title
US6425112B1 (en) Auto correction of error checked simulated printed images
US6735749B2 (en) (Design rule check)/(electrical rule check) algorithms using a system resolution
KR20090115230A (ko) 제조능력을 위한 디자인
CN116306486A (zh) 芯片设计的设计规则检查方法及相关设备
CN114611452A (zh) 基于电路原理图在版图中自动生成Sub Cell的方法
KR970063709A (ko) 레이아웃 입력장치 및 방법과 레이아웃 검증장치 및 방법
JPH07261372A (ja) パターン検証方法および検証装置
US7370304B2 (en) System and method for designing and manufacturing LSI
JP3132554B2 (ja) 半導体装置の自動レイアウト設計方法および装置
JP2715931B2 (ja) 半導体集積回路設計支援方法
US6721934B2 (en) IC element layout data display system
JPH0944535A (ja) レイアウト編集方法
JPH0253823B2 (ja)
JPH03156958A (ja) マスクパターン生成システム
JPH0916658A (ja) 図形間距離の検査方法および検査装置
JPH06132401A (ja) レイアウト検証装置
JPH04122048A (ja) デザインルールチェック装置
JPH06236424A (ja) シミュレータ用有限要素法解析モデル作成方法
JPH03227047A (ja) レイアウト作成方法
JP2000058657A (ja) 半導体装置の設計方法および設計装置
JPH1166124A (ja) 半導体装置における自動レイアウト検証支援方法
JPH0471072A (ja) アナログ/ディジタル混載集積回路のシミュレーション方法
JPH1174361A (ja) Lsiのレイアウト処理方法
JPH065704A (ja) Lsi設計のレイアウト検証方法
JP2001052036A (ja) パターンレイアウト方法、パターンレイアウト装置およびパターンレイアウトプログラムを記憶したコンピュータ読取可能な記録媒体