JPH0548020U - システム保護装置 - Google Patents

Abstract

(57)【要約】 【目的】 リセットがかかった場合に、それが内部リセ
ットであるか外部リセットであるかを判別し、内部リセ
ットである場合にも、システムの動作を停止させること
ができるシステム保護装置を提供すること。 【構成】 内部リセットであるか外部リセットであるか
を判別し、内部リセットである場合には検出信号を出力
するラッチ回路１０を備え、前記検出信号が出力された
場合に、ＣＰＵ１が周辺回路２₁〜２_nの動作を停止させ
る。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

この考案は、例えば、中央演算処理装置（ＣＰＵ）とその周辺回路とから成る システムのリセットに用いて好適なシステム保護装置に関する。

【０００２】

【従来の技術】

従来、ＣＰＵとその周辺回路とによって構成されたシステムに用いられるシス テム保護装置には、図２に示されるようなものが知られている。この図において 、１は各種の動作や演算を実行するＣＰＵであり、バスを介して接続された周辺 回路２₁〜２_nを制御する。ＣＰＵ１には、RESET 端子が設けれており、この端子 は、バッファを介してリセット管理回路１₁ の入力端Ａに接続されている。

【０００３】 一方、ＯＲゲート１₂ の出力、すなわち、入力および入力の論理和は、リ セット管理回路１₁ の入力端Ｂに供給され、リセット管理回路１₁ の出力端Ｃは ＦＥＴ１₃ のゲートに接続されている。ＦＥＴ１₃ はＮchであり、ソースは接地 されドレインはRESET 端子に接続されている。入力は、プログラムによるリセ ット命令がかかった場合に、“Ｈ”となる信号であり、入力は、ＣＰＵ１のオ ーバーフロー時に“Ｈ”となる信号である。 内部リセットは、入力あるいはの少なくともどちらか一方が“Ｈ”となっ た場合にかかるものである。

【０００４】 リセット管理回路１₁ は、入力端Ｂが“Ｈ”となった場合に、出力端Ｃから正 トリガを出力する一方、入力端Ａに負トリガが供給された場合には、出力端Ｄか らリセット信号を出力する。このリセット信号によりＣＰＵ１はリセットされ、 再起動する。

【０００５】 周辺回路２₁〜２_nは、ＣＰＵ１の演算・動作対象となる記憶回路、変換回路等 であり、周辺回路２₁〜２_nには、RST 端子が各々設けられている。この端子に負 トリガが供給された場合に、周辺回路２₁〜２_nは各々リセットされる。 ３はスイッチ３₁ および抵抗によって構成された外部リセット回路であり、ス イッチ３₁ の一端は接地され、他端には抵抗を介して電源電圧が印加される。さ らに、スイッチ３₁ の他端は、インバータ４、５を介してＣＰＵ１のRESET 端子 に接続されるとともに、インバータ４、６を介して周辺回路２₁〜２_nのRST 端子 にそれぞれ接続される。スイッチ３₁ は、プッシュ・オン・スイッチであり、押 下された場合にだけオンする。 オペレータがスイッチ３₁ をオンすることによって、外部リセットがかかる。 また、ＣＰＵ１のRESET 端子には、その電位が不安定な状態にならないように、 抵抗を介して電源電圧が印加される。

【０００６】 次に、上述した従来のシステム保護装置の動作について説明する。 （Ａ） 外部リセットの場合。 システムの操作者（オペレータ）がスイッチ３₁ をオンすることによって、ス イッチ３₁ の他端の端子電圧は、“Ｈ”、“Ｌ”、“Ｈ”となるので、負トリガ が生成されたことになる。この負トリガは、インバータ４、５を介してRESET 端 子に供給され、さらに、ＣＰＵ１のバッファを介してリセット管理回路１₁ の入 力端Ａに供給される。これによって、リセット管理回路１₁ は出力端Ｄからリセ ット信号を出力する。また、負トリガは、インバータ４、６を介して周辺回路２ ₁ 〜２_nのRST 端子にも供給される。 したがって、ＣＰＵ１および周辺回路２₁〜２_nがリセットされ再起動する。

【０００７】 （Ｂ） 内部リセットの場合。 すなわち、入力、の少なくともどちらか一方が“Ｈ”になった場合に、リ セット管理回路１₁ は、出力端Ｃから正トリガを出力し、ＦＥＴ１₃ が一瞬オン するので、RESET 端子は負トリガが供給されたことになる。これによって、リセ ット管理回路１₁ は出力端Ｄからリセット信号を出力する。 一方、周辺回路２₁〜２_nのRST 端子の電位は変化せず、“Ｈ”の状態が保持さ れる。したがって、ＣＰＵ１がリセットされ再起動する。

【０００８】

【考案が解決しようとする課題】

ところで、ＣＰＵ１に内部リセットがかかった場合、例えば、オーバーフロー が生じた場合に、ＣＰＵ１自身はリセットがかけられて再起動するが、周辺回路 ２₁〜２_nはリセットがかけられないので、ＣＰＵ１には、オーバーフローが再び 生じる可能性がある。オーバーフローが再発生した場合には、ＣＰＵ１が再暴走 することになり、これが繰り返されるとシステム全体の故障の原因となってしま う。 したがって、上述したシステムにおいて、内部リセットがかけられた場合には 、システムを直ちに停止させる必要があるという問題があった。

【０００９】 この考案は上記問題に鑑み案出されたもので、その目的とするところは、リセ ットがかかった場合に、それが内部リセットであるか外部リセットであるかを判 別し、内部リセットであると判別された場合には、システムの動作を停止させる システム保護装置を提供することにある。

【００１０】

【課題を解決するための手段】

本考案は上記課題を解決するために、中央演算処理装置が自身をリセットする 内部リセットであるかオペレータが外部から強制的にリセットする外部リセット であるかを判別し、内部リセットである場合には検出信号を出力する判別手段と 、前記検出信号が出力された場合に中央演算処理装置に接続された周辺回路の動 作を停止させる制御部とを具備することを特徴とする。

【００１１】

【作用】

上述した構成によれば、判別手段は、リセットの種別を外部リセットであるか 内部リセットであるかを判別し、内部リセットである場合には、検出信号を出力 する。この検出信号が出力された場合に、制御部は中央演算処理装置に接続され た周辺回路の動作を停止させる。

【００１２】

【実施例】

以下、本考案による一実施例を図面を参照して説明する。図１は、この実施例 によるシステム保護装置の電気的構成を示すブロック図である。この図における システム保護装置は、図２における従来のシステム保護装置に対してラッチ回路 １０とＣＰＵ１に入力PORT１１とを設けた点で相違する。以下、この点について 説明する。

【００１３】 ラッチ回路１０のクロック入力端子はＣＰＵ１のRESET 端子に接続され、ラッ チ回路１０のクリア入力端子は周辺回路２₁〜２_nのRST 端子に接続される。また 、ラッチ回路１０の反転出力Ｑは、ＣＰＵ１に設けられた入力PORT１１に接続さ れている。このラッチ回路１０は、クロック端子に供給されるトリガの立ち上が り時において、クリア端子に供給された信号の反転信号を出力する。ＣＰＵ１は 、入力PORT１１に“Ｌ”信号が供給された場合に、周辺回路２₁〜２_nの動作を停 止させる。

【００１４】 次に、上述した実施例の動作について説明する。 （Ａ） 外部リセットの場合。 上述したように、RESET 端子およびRST 端子、すなわち、ラッチ回路１０のク ロック端子およびクリア端子には、同一タイミングの負トリガが供給されるので 、ラッチ回路１０は入力PORT１１に“Ｈ”信号を供給する。したがって、従来の システム保護装置と同様に動作する。 すなわち、ＣＰＵ１および周辺回路２₁〜２_nがリセットされ再起動する。

【００１５】 （Ｂ） 内部リセットの場合。 上述したように、RESET 端子には負トリガが供給され、RST 端子は“Ｈ”の状 態が保持されている。すなわち、ラッチ回路１０のクロック端子には負トリガが 、クリア端子には“Ｈ”信号が供給される。したがって、ラッチ回路１０は、入 力PORTに“Ｌ”信号を供給する。これによって、ＣＰＵ１は、再起動後周辺回路 ２₁〜２_nの動作を停止させる。

【００１６】 したがって、ＣＰＵ１は内部リセットがかかった場合に、ＣＰＵ１が再暴走す ることなく周辺回路２₁〜２_nを動作させることができるので、システム全体の故 障するという可能性がなくなる。

【００１７】

【考案の効果】

以上説明した考案によれば、リセット後に、それが内部リセットであるか外部 リセットであるかを判別手段が判別し、内部リセットである場合には、中央演算 処理装置がシステムの動作を停止させることができる。

【図面の簡単な説明】

【図１】本考案によるシステム保護装置の電気的構成を
示すブロック図である。

【図２】従来のシステム保護装置の電気的構成を示すブ
ロック図である。

【符号の説明】

１ ＣＰＵ（制御部） １０ ラッチ回路（判別手段）

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 中央演算処理装置が自身をリセットする
   内部リセットであるかオペレータが外部から強制的にリ
   セットする外部リセットであるかを判別し、内部リセッ
   トである場合には検出信号を出力する判別手段と、前記
   検出信号が出力された場合に中央演算処理装置に接続さ
   れた周辺回路の動作を停止させる制御部とを具備するこ
   とを特徴とするシステム保護装置。