JPH0548196A - 半導体レーザ装置の製造方法 - Google Patents
半導体レーザ装置の製造方法Info
- Publication number
- JPH0548196A JPH0548196A JP20924291A JP20924291A JPH0548196A JP H0548196 A JPH0548196 A JP H0548196A JP 20924291 A JP20924291 A JP 20924291A JP 20924291 A JP20924291 A JP 20924291A JP H0548196 A JPH0548196 A JP H0548196A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- ridge
- semiconductor laser
- laser device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【目的】 リッジ形状（上クラッド層残り厚ｄ，リッヂ
底幅ｗ）を再現性良く、正確に制御できるリッジ型半導
体レーザ装置の製造方法を得る。 【構成】 基板１上に下クラッド層２，活性層３，厚さ
ｄの第１上クラッド層４ａ，ダメージ緩和層８を順次形
成し、次いで、リッジ幅ｗのシリコン窒化膜１２を形成
する。次いで、シリコン窒化膜１２の両側にブロック層
５を成長させ、その後、シリコン窒化膜１２を除去し、
ダメージ緩和層８をリッジ幅ｗにエッチングし、次い
で、第２上クラッド層，コンタクト層，ｐ電極，ｎ電極
を形成して、上クラッド層残り厚ｄ，リッジ底幅ｗを正
確に制御することを特徴とする。
底幅ｗ）を再現性良く、正確に制御できるリッジ型半導
体レーザ装置の製造方法を得る。 【構成】 基板１上に下クラッド層２，活性層３，厚さ
ｄの第１上クラッド層４ａ，ダメージ緩和層８を順次形
成し、次いで、リッジ幅ｗのシリコン窒化膜１２を形成
する。次いで、シリコン窒化膜１２の両側にブロック層
５を成長させ、その後、シリコン窒化膜１２を除去し、
ダメージ緩和層８をリッジ幅ｗにエッチングし、次い
で、第２上クラッド層，コンタクト層，ｐ電極，ｎ電極
を形成して、上クラッド層残り厚ｄ，リッジ底幅ｗを正
確に制御することを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体レーザ装置の製
造方法に関するものである。
造方法に関するものである。
【０００２】
【従来の技術】半導体レーザ装置は、通信および情報処
理等のキーデバイスとして注目されており、その構造お
よび製造方法は、各研究機関で研究開発されている。図
３（ａ），（ｂ），図４（ａ），（ｂ）は、例えばELEC
TRONICS LETTERS 28th September 1989 Vol.25 No.20
1398頁に示されたような従来の半導体レーザ装置の製造
方法を示す正面からの断面図である。図３，図４におい
て、１はｎ形ＧａＡｓ基板（以下、単に基板という。そ
の他の符号についても繰り返す場合は同様とする。）、
２はｎ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）下クラッ
ド層、４はｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）上
クラッド層、３は前記上，下クラッド層４，２に比べて
小さいバンドギャップエネルギーを有し、かつ屈折率が
大きいアンドープＡｌx Ｇａ1-x Ａｓ（ｘ＝０．１３）
活性層、５はｎ形ＧａＡｓブロック層、６はｐ形ＧａＡ
ｓコンタクト層、１０はｐ電極、１１はｎ電極、１２は
シリコン窒化膜である。
理等のキーデバイスとして注目されており、その構造お
よび製造方法は、各研究機関で研究開発されている。図
３（ａ），（ｂ），図４（ａ），（ｂ）は、例えばELEC
TRONICS LETTERS 28th September 1989 Vol.25 No.20
1398頁に示されたような従来の半導体レーザ装置の製造
方法を示す正面からの断面図である。図３，図４におい
て、１はｎ形ＧａＡｓ基板（以下、単に基板という。そ
の他の符号についても繰り返す場合は同様とする。）、
２はｎ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）下クラッ
ド層、４はｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）上
クラッド層、３は前記上，下クラッド層４，２に比べて
小さいバンドギャップエネルギーを有し、かつ屈折率が
大きいアンドープＡｌx Ｇａ1-x Ａｓ（ｘ＝０．１３）
活性層、５はｎ形ＧａＡｓブロック層、６はｐ形ＧａＡ
ｓコンタクト層、１０はｐ電極、１１はｎ電極、１２は
シリコン窒化膜である。
【０００３】次に、製造方法について説明する。まず、
図３（ａ）に示すように、基板１上に下クラッド層２，
活性層３，上クラッド層４，コンタクト層６を順次結晶
成長する。その後、ＣＶＤ技術によりシリコン窒化膜１
２を蒸着後、写真製版技術によりその幅をａ程度にす
る。次に、図３（ｂ）に示すように、シリコン窒化膜１
２をエッチングマスクとして、シリコン窒化膜１２が蒸
着されていない部分を上クラッド層４が厚さｄだけ残る
ようにエッチングする。このとき、同時にｗで示したリ
ッジ底幅も決定される。次に、図４（ａ）に示すよう
に、今度は、シリコン窒化膜１２を選択成長マスクとし
て、シリコン窒化膜１２が蒸着されていない部分にブロ
ック層５，コンタクト層６を順次結晶成長する。さら
に、図４（ｂ）に示すように、シリコン窒化膜１２を除
去後、ｐ電極１０，ｎ電極１１を形成することにより半
導体レーザ装置が製造される。
図３（ａ）に示すように、基板１上に下クラッド層２，
活性層３，上クラッド層４，コンタクト層６を順次結晶
成長する。その後、ＣＶＤ技術によりシリコン窒化膜１
２を蒸着後、写真製版技術によりその幅をａ程度にす
る。次に、図３（ｂ）に示すように、シリコン窒化膜１
２をエッチングマスクとして、シリコン窒化膜１２が蒸
着されていない部分を上クラッド層４が厚さｄだけ残る
ようにエッチングする。このとき、同時にｗで示したリ
ッジ底幅も決定される。次に、図４（ａ）に示すよう
に、今度は、シリコン窒化膜１２を選択成長マスクとし
て、シリコン窒化膜１２が蒸着されていない部分にブロ
ック層５，コンタクト層６を順次結晶成長する。さら
に、図４（ｂ）に示すように、シリコン窒化膜１２を除
去後、ｐ電極１０，ｎ電極１１を形成することにより半
導体レーザ装置が製造される。
【０００４】従来の半導体レーザ装置の特性や歩留まり
は、図３（ｂ）で示されるようなリッジ形状（上クラッ
ド層４の残り厚ｄ，リッジ底幅ｗ）に大きく依存するた
め、エッチング技術が非常に重要である。そこで、リッ
ジ形状の制御性を上げるため、エッチングストッパ層と
呼ばれる層を結晶成長することがある。以下に、エッチ
ングストッパ層を持つ従来の半導体レーザ装置について
説明する。図５（ａ），（ｂ），図６（ａ），（ｂ）は
エッチングストッパ層を持つ従来の半導体レーザ装置の
製造方法を示す正面からの断面図であり、４ａはｐ形Ａ
ｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第１上クラッド層、
４ｂはｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第２上
クラッド層、７はｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．
２）エッチングストッパ層であり、その他の符号は従来
と同様、もしくは相当部分を示す。
は、図３（ｂ）で示されるようなリッジ形状（上クラッ
ド層４の残り厚ｄ，リッジ底幅ｗ）に大きく依存するた
め、エッチング技術が非常に重要である。そこで、リッ
ジ形状の制御性を上げるため、エッチングストッパ層と
呼ばれる層を結晶成長することがある。以下に、エッチ
ングストッパ層を持つ従来の半導体レーザ装置について
説明する。図５（ａ），（ｂ），図６（ａ），（ｂ）は
エッチングストッパ層を持つ従来の半導体レーザ装置の
製造方法を示す正面からの断面図であり、４ａはｐ形Ａ
ｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第１上クラッド層、
４ｂはｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第２上
クラッド層、７はｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．
２）エッチングストッパ層であり、その他の符号は従来
と同様、もしくは相当部分を示す。
【０００５】次に、製造方法について説明する。まず、
図５（ａ）に示すように、基板１上に下クラッド層２，
活性層３，厚さがｄの第１上クラッド層４ａ，エッチン
グストッパ層７，第２上クラッド層４ｂ，コンタクト層
６を順次結晶成長する。その後、ＣＶＤ技術により、シ
リコン窒化膜１２を蒸着後、写真製版技術によりその幅
をａ程度にする。次に、図５（ｂ）に示すように、シリ
コン窒化膜１２をエッシングマスクとして、シリコン窒
化膜１２が蒸着されていない部分をエッチングする。こ
のとき、ｘ＝０．４２のｐ形Ａｌx Ｇａ1-x Ａｓ第２ク
ラッド層４ｂはエッチングされるが、ｘ＝０．２のｐ形
Ａｌx Ｇａ1-x Ａｓエッチングストッパ層７はエッチン
グされないような選択性を持ったエッチング液を使っ
て、第２上クラッド層４ｂまでエッチングし、エッチン
グストッパ層７でエッチングをストップさせる。次に、
図６（ａ），（ｂ）に示すように、図４（ａ），（ｂ）
と同様の工程でブロック層５，コンタクト層６，ｐ電極
１０，ｎ電極１１を形成する。以上示したように、エッ
チングストッパ層７を用いることにより、第１上クラッ
ド層残り厚ｄを再現性よく、正確に制御することは可能
であるが、リッジ底幅ｗの制御は困難である。
図５（ａ）に示すように、基板１上に下クラッド層２，
活性層３，厚さがｄの第１上クラッド層４ａ，エッチン
グストッパ層７，第２上クラッド層４ｂ，コンタクト層
６を順次結晶成長する。その後、ＣＶＤ技術により、シ
リコン窒化膜１２を蒸着後、写真製版技術によりその幅
をａ程度にする。次に、図５（ｂ）に示すように、シリ
コン窒化膜１２をエッシングマスクとして、シリコン窒
化膜１２が蒸着されていない部分をエッチングする。こ
のとき、ｘ＝０．４２のｐ形Ａｌx Ｇａ1-x Ａｓ第２ク
ラッド層４ｂはエッチングされるが、ｘ＝０．２のｐ形
Ａｌx Ｇａ1-x Ａｓエッチングストッパ層７はエッチン
グされないような選択性を持ったエッチング液を使っ
て、第２上クラッド層４ｂまでエッチングし、エッチン
グストッパ層７でエッチングをストップさせる。次に、
図６（ａ），（ｂ）に示すように、図４（ａ），（ｂ）
と同様の工程でブロック層５，コンタクト層６，ｐ電極
１０，ｎ電極１１を形成する。以上示したように、エッ
チングストッパ層７を用いることにより、第１上クラッ
ド層残り厚ｄを再現性よく、正確に制御することは可能
であるが、リッジ底幅ｗの制御は困難である。
【０００６】
【発明が解決しようとする課題】従来の半導体レーザ装
置の製造方法は、以上のような工程からなるので、エッ
チング技術によりリッジ形状（上クラッド層残り厚ｄ，
リッジ底幅ｗ）を再現性よく、正確に制御することは困
難である。
置の製造方法は、以上のような工程からなるので、エッ
チング技術によりリッジ形状（上クラッド層残り厚ｄ，
リッジ底幅ｗ）を再現性よく、正確に制御することは困
難である。
【０００７】本発明は、上記のような問題点を解消する
ためになされたもので、リッジ形状（上クラッド層残り
厚ｄ，リッジ底幅ｗ）を再現性よく、正確に制御できる
半導体レーザ装置の製造方法を得ることを目的とする。
ためになされたもので、リッジ形状（上クラッド層残り
厚ｄ，リッジ底幅ｗ）を再現性よく、正確に制御できる
半導体レーザ装置の製造方法を得ることを目的とする。
【０００８】
【課題を解決するための手段】本発明にかかる半導体レ
ーザ装置の製造方法は、従来の上クラッド層を第１上ク
ラッド層と第２上クラッド層とに分け、第１上クラッド
層の厚みをリッジ形状を決める上クラッド層残り厚ｄに
なるように結晶成長時間を制御して形成し、その上にダ
メージ緩和層を形成してから絶縁膜をリッジ形状のリッ
ジ底幅ｗの幅に形成し、この絶縁膜の両側のダメージ緩
和層上にブロック層を形成し、絶縁膜を除去後、幅ｗで
ダメージ緩和層を除去し、その後、第２上クラッド層，
コンタクト層を形成するものである。
ーザ装置の製造方法は、従来の上クラッド層を第１上ク
ラッド層と第２上クラッド層とに分け、第１上クラッド
層の厚みをリッジ形状を決める上クラッド層残り厚ｄに
なるように結晶成長時間を制御して形成し、その上にダ
メージ緩和層を形成してから絶縁膜をリッジ形状のリッ
ジ底幅ｗの幅に形成し、この絶縁膜の両側のダメージ緩
和層上にブロック層を形成し、絶縁膜を除去後、幅ｗで
ダメージ緩和層を除去し、その後、第２上クラッド層，
コンタクト層を形成するものである。
【０００９】
【作用】本発明においては、結晶成長時間により上クラ
ッド層残り厚ｄを、また、プロセス工程により、リッジ
底幅ｗを再現性よく、正確に制御できる。
ッド層残り厚ｄを、また、プロセス工程により、リッジ
底幅ｗを再現性よく、正確に制御できる。
【００１０】
【実施例】以下、本発明の一実施例について説明する。
図１（ａ），（ｂ），図２（ａ），（ｂ）は本発明の半
導体レーザ装置の製造方法を示す正面からの断面図であ
り、この図において、８はｐ形ＧａＡｓダメージ緩和層
であり、その他の符号は従来例と同様もしくは相当部分
を示す。
図１（ａ），（ｂ），図２（ａ），（ｂ）は本発明の半
導体レーザ装置の製造方法を示す正面からの断面図であ
り、この図において、８はｐ形ＧａＡｓダメージ緩和層
であり、その他の符号は従来例と同様もしくは相当部分
を示す。
【００１１】次に、製造方法について説明する。図１
（ａ）に示すように、基板１上に下クラッド層２，活性
層３，厚さがｄの第１上クラッド層４ａ，ダメージ緩和
層８を順次結晶成長する。その後、ＣＶＤ技術によりシ
リコン窒化膜１２を蒸着後、写真製版技術によりその幅
をｗ程度にする。このｗは、リッジ底幅に等しい。次
に、図１（ｂ）に示すように、今度は、シリコン窒化膜
１２を選択成長マスクとして、シリコン窒化膜１２が蒸
着されていない部分にブロック層５を結晶成長する。次
に、図２（ａ）に示すように、シリコン窒化膜１２とそ
の下の部分のダメージ緩和層８を除去する。これによ
り、リッジ底幅Ｗが決定される。次に、図２（ｂ）に示
すように、第２上クラッド層４ｂ，コンタクト層６を結
晶成長する。最後に、ｐ電極１０，ｎ電極１１を形成す
ることにより、半導体レーザ装置が製造される。
（ａ）に示すように、基板１上に下クラッド層２，活性
層３，厚さがｄの第１上クラッド層４ａ，ダメージ緩和
層８を順次結晶成長する。その後、ＣＶＤ技術によりシ
リコン窒化膜１２を蒸着後、写真製版技術によりその幅
をｗ程度にする。このｗは、リッジ底幅に等しい。次
に、図１（ｂ）に示すように、今度は、シリコン窒化膜
１２を選択成長マスクとして、シリコン窒化膜１２が蒸
着されていない部分にブロック層５を結晶成長する。次
に、図２（ａ）に示すように、シリコン窒化膜１２とそ
の下の部分のダメージ緩和層８を除去する。これによ
り、リッジ底幅Ｗが決定される。次に、図２（ｂ）に示
すように、第２上クラッド層４ｂ，コンタクト層６を結
晶成長する。最後に、ｐ電極１０，ｎ電極１１を形成す
ることにより、半導体レーザ装置が製造される。
【００１２】なお、上記実施例では、ＡｌＧａＡｓ／Ｇ
ａＡｓ系の短波長半導体レーザ装置の製造方法を示した
が、材料はどんなものであっても良く、例えばＡｌＧａ
ＩｎＰ／ＩｎＧａＰ系の可視光半導体レーザ装置に適用
した場合でも上記実施例と同様の効果を奏する。
ａＡｓ系の短波長半導体レーザ装置の製造方法を示した
が、材料はどんなものであっても良く、例えばＡｌＧａ
ＩｎＰ／ＩｎＧａＰ系の可視光半導体レーザ装置に適用
した場合でも上記実施例と同様の効果を奏する。
【００１３】また、上記実施例では、活性層３が単一層
の場合を示したが、複数層であっても良く、上記実施例
と同様の効果を奏する。
の場合を示したが、複数層であっても良く、上記実施例
と同様の効果を奏する。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
上クラッド層残り厚ｄは、結晶成長時間で制御され、リ
ッジ底幅ｗは簡単なプロセス工程により決定できるの
で、リッジ形状（上クラッド層残り厚ｄ、リッジ底幅
ｗ）を再現性良く正確に制御できる。そのため、特性の
優れた半導体レーザ装置が歩留まり良く作製することが
可能となる。
上クラッド層残り厚ｄは、結晶成長時間で制御され、リ
ッジ底幅ｗは簡単なプロセス工程により決定できるの
で、リッジ形状（上クラッド層残り厚ｄ、リッジ底幅
ｗ）を再現性良く正確に制御できる。そのため、特性の
優れた半導体レーザ装置が歩留まり良く作製することが
可能となる。
【図１】本発明の一実施例による半導体レーザ装置の製
造方法の工程を示す正面からの断面図である。
造方法の工程を示す正面からの断面図である。
【図２】図１に引き続く工程を示す正面からの断面図で
ある。
ある。
【図３】従来の半導体レーザ装置の製造方法の工程を示
す正面からの断面図である。
す正面からの断面図である。
【図４】図３に引き続く工程を示す正面からの断面図で
ある。
ある。
【図５】エッチングストッパ層を採用した従来の半導体
レーザ装置の製造方法の工程を示す正面からの断面図で
ある。
レーザ装置の製造方法の工程を示す正面からの断面図で
ある。
【図６】図５に引き続く工程を示す正面からの断面図で
ある。
ある。
１ ｎ形ＧａＡｓ基板 ２ ｎ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）下クラ
ッド層 ３ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．１３）活性層 ４ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）上クラ
ッド層 ４ａ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第１上
クラッド層 ４ｂ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第２上
クラッド層 ５ ｎ形ＧａＡｓブロック層 ６ ｐ形ＧａＡｓコンタクト層 ８ ｐ形ＧａＡｓダメージ緩和層 １０ ｐ電極 １１ ｎ電極 １２ シリコン窒化膜
ッド層 ３ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．１３）活性層 ４ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）上クラ
ッド層 ４ａ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第１上
クラッド層 ４ｂ ｐ形Ａｌx Ｇａ1-x Ａｓ（ｘ＝０．４２）第２上
クラッド層 ５ ｎ形ＧａＡｓブロック層 ６ ｐ形ＧａＡｓコンタクト層 ８ ｐ形ＧａＡｓダメージ緩和層 １０ ｐ電極 １１ ｎ電極 １２ シリコン窒化膜
Claims (1)
- 【請求項１】 第１導電形半導体からなる基板上に、第
１導電形半導体からなる下クラッド層と、それよりバン
ドギャップエネルギーの小さな第１導電形あるいは第２
導電形からなる活性層と、この活性層よりバンドギャッ
プエネルギーが大きく、かつ所定の厚さを有する第２導
電形の第１上クラッド層と、第２導電形からなるダメー
ジ緩和層を順次結晶成長させる工程と、前記ダメージ緩
和層の上に所望の幅を持った絶縁膜を形成し、この絶縁
膜上には結晶成長しないように、またそれ以外の部分に
は、前記第１上クラッド層とは逆の導電形を有するブロ
ック層を結晶成長させる工程と、その後、前記絶縁膜お
よびこの絶縁膜部分のダメージ緩和層を除去し、前記第
１上クラッド層と同じ導電形を有する第２上クラッド層
とコンタクト層を順次結晶成長させる工程とを含むこと
を特徴とする半導体レーザ装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20924291A JPH0548196A (ja) | 1991-08-21 | 1991-08-21 | 半導体レーザ装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20924291A JPH0548196A (ja) | 1991-08-21 | 1991-08-21 | 半導体レーザ装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548196A true JPH0548196A (ja) | 1993-02-26 |
Family
ID=16569718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20924291A Pending JPH0548196A (ja) | 1991-08-21 | 1991-08-21 | 半導体レーザ装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548196A (ja) |
-
1991
- 1991-08-21 JP JP20924291A patent/JPH0548196A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08107251A (ja) | 反射ディジタル同調レーザの作製方法 | |
| JPH0864906A (ja) | 半導体装置の製法 | |
| JPH04216693A (ja) | 自己安定化半導体回折格子の製作方法 | |
| US7184640B2 (en) | Buried heterostructure device fabricated by single step MOCVD | |
| JPH05327112A (ja) | 半導体レーザの製造方法 | |
| JP2564813B2 (ja) | Ａ▲ｌ▼ＧａＩｎＰ半導体発光素子 | |
| JPH0645687A (ja) | 光半導体素子の製造方法 | |
| JP3047049B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH0552676B2 (ja) | ||
| JP2687495B2 (ja) | 半導体レーザの製造方法 | |
| JP4062501B2 (ja) | 半導体レーザ素子 | |
| JP3108789B2 (ja) | 埋め込み構造半導体レーザとその製造方法 | |
| JP3132054B2 (ja) | 埋込み構造半導体レーザの製造方法 | |
| JPH06164051A (ja) | 利得結合型ｄｆｂレーザおよびその製造方法 | |
| JP3881041B2 (ja) | 化合物半導体素子の製造方法 | |
| JPH0537079A (ja) | 半導体レーザダイオードの製造方法 | |
| JPH06177487A (ja) | 高抵抗埋込層の製造方法 | |
| KR950008859B1 (ko) | 반도체 발광소자 및 그 제조방법 | |
| JPH04340284A (ja) | 半導体レーザ及びその製造方法 | |
| JPH01215087A (ja) | 半導体発光素子 | |
| JPS6262581A (ja) | 半導体発光装置の製造方法 | |
| JPH0555690A (ja) | 半導体レーザ装置の製造方法 | |
| JPH0936475A (ja) | リッジウェイブガイド半導体レーザの製造方法 | |
| JPH0322582A (ja) | 半導体レーザの製造方法 | |
| JPH05152678A (ja) | 半導体レーザ装置の製造方法 |