JPH054819B2 - - Google Patents
Info
- Publication number
- JPH054819B2 JPH054819B2 JP32832087A JP32832087A JPH054819B2 JP H054819 B2 JPH054819 B2 JP H054819B2 JP 32832087 A JP32832087 A JP 32832087A JP 32832087 A JP32832087 A JP 32832087A JP H054819 B2 JPH054819 B2 JP H054819B2
- Authority
- JP
- Japan
- Prior art keywords
- cracks
- ceramic substrate
- convex portion
- substrates
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
（産業上の利用分野）
本発明はセラミツク基板に関し、特に半導体集
積回路素子を載置し、収納するためのパツケージ
用基板等に好適に用いられる回路素子搭載、収納
用セラミツクス基板に関するものである。 （従来の技術及び発明が解決しようとする問題
点） 従来周知のように、セラミツクは絶縁性、耐摩
耗性に優れ、化学的に安定、高硬度、熱膨張率が
小さい等の特性により、とりわけ半導体集積回路
素子を収納するためのパツケージ用基板の材料と
して極めて優れたものであり多用されている。 しかしながら、セラミツクは耐衝撃性に弱いと
いう欠点があるため、例えば第４図イに示すセラ
ミツク基板のようにして、平面視して、外側面が
一直線でかつ第４図ロに示すように端面１′が一
平面を成している場合、半導体パツケージ製造ラ
インにおいてセラミツク基板１同志が衝突した際
に、端面１′同志或は一方の基板の端面１′と他の
基板のコーナー部Ｒとが衝突することによつて、
これらセラミツク基板１にひび、割れ、欠けなど
を生ずることが極めて多い。 特に、半導体集積回路素子をセラミツク基板１
上に取付けたり、ワイヤーボンデイングしたりす
る多くの作業を含む半導体素子の実装工程を自動
化した組立ラインで行うような場合、セラミツク
基板１をライン上で順次、移動させる際に、傾斜
面を自重落下させたり、或は圧縮空気を吹き付け
て強制移動させるために、該セラミツク基板１同
志が激しく衝突をくり返し、これらセラミツク基
板１にひび、割れ等が多発し、その結果、製品の
歩留りや信頼性を低下させる等大きな支障を来し
ていた。 このようなセラミツク基板同志の衝突による割
れや欠けが発生する原因としては、(1)プレス成形
による場合では上下の圧縮比の相違、(2)焼成時の
温度条件、(3)外表面粗さ、(4)原料の粒径や配合比
等多くの要素が絡んでいるが、本発明者は種々実
験した結果、セラミツク基板１の端面１′同志が
正面衝突しても割れや欠けの発生は少ないが、傾
斜状に衝突した場合、即ち前方で静止しているセ
ラミツク基板の端面１′に後続のセラミツク基板
のコーナー部Ｒが衝突した時に、該コーナー部Ｒ
及び各稜線部にひび、割れ、欠けが頻発すること
が判明し、この結果からセラミツク基板外端面形
状を調整することによつて、ひび、割れ、欠けの
発生を有効に防止することを知見した。 （問題点を解決するための手段） 本発明者は研究の結果、回路素子搭載、収納用
セラミツクより成る方形状基板の衝突による衝撃
を受けやすい外側端面に、該基板を平面視して、
円弧状の凸状部を形成すると共に、該凸状部の基
端をなすコーナー部に丸味を形成し、かつ前記凸
状部の高さを0.05mmないし1.0mmとなるように設
定することによつて、基板同志の衝突時の衝撃に
よる基板相互の、割れ、欠け等の発生を顕著に削
減できることを知見した。 従つて、本発明の目的は上記の知見に基づき、
ひび、割れ、欠けの発生を最大限に防止するよう
に成した回路素子搭載、収納用セラミツク基板を
提供することにある。 本発明は、半導体集積回路素子を上面に搭載す
るようにした平面状のセラミツク基板、中央部に
素子搭載用の凹部を形成するように成形されたセ
ラミツク基板又は複数枚の生セラミツクシートを
積層して焼結一体化されたセラミツク基板等のよ
うに基板のひび、割れ、欠けが製品の信頼性の面
で致命的欠陥となるものに対して特に有効に適用
される。 （実施例） 以下、本発明を添付図面に示す実施例に基づき
詳細に説明する。 第１図のセラミツク基板は半導体集積回路素子
を上面に搭載するためのセラミツク基板の例を平
面図で示したものであり、セラミツク基板２にお
ける外側端面に、該端面全面に円弧状の凸部３を
形成する。 第１図における円弧状の凸状部３の膨出部は、
外側端面の中央に位置し、凸状高Ｄは、通常、約
0.05mm以上、好ましくは0.1mm以上が適当である。 このような凸状部を外側端面に形成した基板２
が互いに衝突する場合には、例えば第２図に示す
ように基板２，２′の外周端面の円弧状の凸状部
３，３′同志が衝突し、割れ、欠け等が起こり易
い基板のコーナー部及び各辺稜線部に衝撃力が加
わるを回避することができる。 さらに、多少傾斜状に衝突しても円弧状の凸状
部３，３′の存在により、割れ、欠けの原因とな
る直角のコーナー部が衝突することを防止でき
る。 そして仮にコーナー部が衝突するとしても、凸
部３，３′により、その衝撃力を緩和することが
でき、セラミツク基板２，２′のひび、割れ、欠
けが有効に防止される。 なお、第２図に示すように、凸状部３，３′の
基端をなすコーナー部Raを丸味形状にすると、
この効果は一層増大される。 一例として第１図にその方面図を示したような
外側形状を有する24.0mm×24.0mmの方形状で、厚
みＴ＝1.52mm、コーナー部をRaの曲率半径0.381
mmとしたセラミツク基板の衝突を受けやすい外側
端面に、円弧状の凸状高Ｄ＝0.1mm（実施例）と
Ｄ＝0.02mm（比較例）の円弧状凸状部３を形成し
たセラミツク基板と、端面が一直線状の第４図図
示のごとき従来例のセラミツク基板についての衝
突テストを行い、その結果を表１に示した。 この衝突テストの条件としては、長さ100cm、
傾斜70°のトレイの上部50cm区間にテストグルー
プとして１グループ20個の各基板を平面状に連接
して並べ、自重でもつてトレイの下端に設置した
ナイロンストツパーに向けて滑降（落下）させ
る。このような滑降を10回繰り返すが、９回まで
の滑降時にひび、割れ、欠けの発生したものは滑
降させた回ごとに新規の基板と入れ換え、Ａ乃至
Ｉのテストグループ10回の滑降後における初期の
基板20個についてのひび、割れ、欠けの発生した
個数を集計した。
積回路素子を載置し、収納するためのパツケージ
用基板等に好適に用いられる回路素子搭載、収納
用セラミツクス基板に関するものである。 （従来の技術及び発明が解決しようとする問題
点） 従来周知のように、セラミツクは絶縁性、耐摩
耗性に優れ、化学的に安定、高硬度、熱膨張率が
小さい等の特性により、とりわけ半導体集積回路
素子を収納するためのパツケージ用基板の材料と
して極めて優れたものであり多用されている。 しかしながら、セラミツクは耐衝撃性に弱いと
いう欠点があるため、例えば第４図イに示すセラ
ミツク基板のようにして、平面視して、外側面が
一直線でかつ第４図ロに示すように端面１′が一
平面を成している場合、半導体パツケージ製造ラ
インにおいてセラミツク基板１同志が衝突した際
に、端面１′同志或は一方の基板の端面１′と他の
基板のコーナー部Ｒとが衝突することによつて、
これらセラミツク基板１にひび、割れ、欠けなど
を生ずることが極めて多い。 特に、半導体集積回路素子をセラミツク基板１
上に取付けたり、ワイヤーボンデイングしたりす
る多くの作業を含む半導体素子の実装工程を自動
化した組立ラインで行うような場合、セラミツク
基板１をライン上で順次、移動させる際に、傾斜
面を自重落下させたり、或は圧縮空気を吹き付け
て強制移動させるために、該セラミツク基板１同
志が激しく衝突をくり返し、これらセラミツク基
板１にひび、割れ等が多発し、その結果、製品の
歩留りや信頼性を低下させる等大きな支障を来し
ていた。 このようなセラミツク基板同志の衝突による割
れや欠けが発生する原因としては、(1)プレス成形
による場合では上下の圧縮比の相違、(2)焼成時の
温度条件、(3)外表面粗さ、(4)原料の粒径や配合比
等多くの要素が絡んでいるが、本発明者は種々実
験した結果、セラミツク基板１の端面１′同志が
正面衝突しても割れや欠けの発生は少ないが、傾
斜状に衝突した場合、即ち前方で静止しているセ
ラミツク基板の端面１′に後続のセラミツク基板
のコーナー部Ｒが衝突した時に、該コーナー部Ｒ
及び各稜線部にひび、割れ、欠けが頻発すること
が判明し、この結果からセラミツク基板外端面形
状を調整することによつて、ひび、割れ、欠けの
発生を有効に防止することを知見した。 （問題点を解決するための手段） 本発明者は研究の結果、回路素子搭載、収納用
セラミツクより成る方形状基板の衝突による衝撃
を受けやすい外側端面に、該基板を平面視して、
円弧状の凸状部を形成すると共に、該凸状部の基
端をなすコーナー部に丸味を形成し、かつ前記凸
状部の高さを0.05mmないし1.0mmとなるように設
定することによつて、基板同志の衝突時の衝撃に
よる基板相互の、割れ、欠け等の発生を顕著に削
減できることを知見した。 従つて、本発明の目的は上記の知見に基づき、
ひび、割れ、欠けの発生を最大限に防止するよう
に成した回路素子搭載、収納用セラミツク基板を
提供することにある。 本発明は、半導体集積回路素子を上面に搭載す
るようにした平面状のセラミツク基板、中央部に
素子搭載用の凹部を形成するように成形されたセ
ラミツク基板又は複数枚の生セラミツクシートを
積層して焼結一体化されたセラミツク基板等のよ
うに基板のひび、割れ、欠けが製品の信頼性の面
で致命的欠陥となるものに対して特に有効に適用
される。 （実施例） 以下、本発明を添付図面に示す実施例に基づき
詳細に説明する。 第１図のセラミツク基板は半導体集積回路素子
を上面に搭載するためのセラミツク基板の例を平
面図で示したものであり、セラミツク基板２にお
ける外側端面に、該端面全面に円弧状の凸部３を
形成する。 第１図における円弧状の凸状部３の膨出部は、
外側端面の中央に位置し、凸状高Ｄは、通常、約
0.05mm以上、好ましくは0.1mm以上が適当である。 このような凸状部を外側端面に形成した基板２
が互いに衝突する場合には、例えば第２図に示す
ように基板２，２′の外周端面の円弧状の凸状部
３，３′同志が衝突し、割れ、欠け等が起こり易
い基板のコーナー部及び各辺稜線部に衝撃力が加
わるを回避することができる。 さらに、多少傾斜状に衝突しても円弧状の凸状
部３，３′の存在により、割れ、欠けの原因とな
る直角のコーナー部が衝突することを防止でき
る。 そして仮にコーナー部が衝突するとしても、凸
部３，３′により、その衝撃力を緩和することが
でき、セラミツク基板２，２′のひび、割れ、欠
けが有効に防止される。 なお、第２図に示すように、凸状部３，３′の
基端をなすコーナー部Raを丸味形状にすると、
この効果は一層増大される。 一例として第１図にその方面図を示したような
外側形状を有する24.0mm×24.0mmの方形状で、厚
みＴ＝1.52mm、コーナー部をRaの曲率半径0.381
mmとしたセラミツク基板の衝突を受けやすい外側
端面に、円弧状の凸状高Ｄ＝0.1mm（実施例）と
Ｄ＝0.02mm（比較例）の円弧状凸状部３を形成し
たセラミツク基板と、端面が一直線状の第４図図
示のごとき従来例のセラミツク基板についての衝
突テストを行い、その結果を表１に示した。 この衝突テストの条件としては、長さ100cm、
傾斜70°のトレイの上部50cm区間にテストグルー
プとして１グループ20個の各基板を平面状に連接
して並べ、自重でもつてトレイの下端に設置した
ナイロンストツパーに向けて滑降（落下）させ
る。このような滑降を10回繰り返すが、９回まで
の滑降時にひび、割れ、欠けの発生したものは滑
降させた回ごとに新規の基板と入れ換え、Ａ乃至
Ｉのテストグループ10回の滑降後における初期の
基板20個についてのひび、割れ、欠けの発生した
個数を集計した。
【表】
上記テスト結果から明らかなように、通常のセ
ラミツク基板の場合、基板外側端面に円弧状の凸
状部をＤ＝0.1mmの凸状高を形成しておくことに
よつて基板同志の衝突によるひび、割れ、欠け等
の発生を、従来の基板の場合に比して大幅に低減
することが可能となる。なお、凸上部Ｄの高さを
0.1mmよりも大きくした場合にあつても基板同志
の衝突によるひび、割れ、欠け等の発生は大幅に
低減されることを確認している。 そして、円弧状凸状高Ｄとしては0.05mm以上で
あれば、実験の結果トータル不良率が10％以下に
なることも確認した。 特に、0.1mm以上になるとひび、割れ、欠け等
を防止する効果は、表１記載から明らかなごと
く、一桁の不良率であつてきわめて優良である。 しかし、凸状高Ｄが大きくなるにつれて基板の
形状、特に外側端面形状が回路素子の搭載、収納
用セラミツク基板本来の方形状を保持し得ない状
態までに形成し、すなわち約1.0mm程度を越える
と変形が顕著となり、基板の成形が面倒になる。 よつて、円形凸状高Ｄは0.05mmないし1.0mmの
範囲が好ましい。 このようなセラミツクより成る基板の成形法と
しては粉体プレス法、ドクターブレード法による
グリーン（生）シートからの打ち抜き法その他押
出法で成形した後、円形刃で切断したり、或は焼
結後に研磨加工して凸状部を成形するなど、それ
ぞれに最も適した方法を用いればよい。 以上のように、本発明の回路素子搭載、収納用
セラミツク基板によれば、衝突による衝撃を受け
やすい外側端面に平面視して円弧状の凸状部を形
成すると共に、該凸状部の基端部をなすコーナー
部に丸味を形成し、かつ前記凸状部の高さを0.5
mmないし1.0mmとなるように設定したことにより、
各セラミツク基板同志が衝突した場合でも、ひ
び、割れ、欠け等の発性を大幅に低減させるとが
可能となり、自動化された組立ラインによる組立
工程等苛酷な条件下においても歩留まりを顕著に
向上させることができ、合わせて品質、信頼性を
向上させることができるため、半導体装置等に好
適に使用される。 その他として、本発明にいて、すなち回路素子
搭載、収納用セラミツク基板の衝突による衝撃を
受けやすい外側端面に平面視して円弧状の凸状部
を形成すると共に、該凸状部の基端部をなすコー
ナー部に丸味を形成し、かつ前記凸状部の高さを
0.05mmないし1.0mmとなるように設定したものに
おいて、加えて第３図図示のごとくセラミツク基
板２における厚み方向端面全面に、円弧状の丸み
を帯びた凸状部３１を形成することは、実験の結
果からみて、各セラミツク基板同志が衝突した場
合でも、ひび、割れ、欠け等の発生を大幅に低減
する効果を発揮するのでより好適である。 第３図における円弧状の凸状部３１の先端は厚
み方向端面中央に位置するものであるが、凸状高
ｄは基板２の厚Ｔとも関連し、厚さＴ＝1.52mmの
場合、凸状高ｄ＝0.05〜0.1mm程度でｄ／Ｔ≒
0.032〜0.066が適当であることが実験上判明して
いる。 このような凸状部を厚み方向端面に形成した基
板２が互いに衝突する場合、例えば基板２，２′
の外周端面の凸状部３１，３１同志が衝突するこ
とにより、割れ、欠け等が起こり易いコーナー部
及び各辺稜線部に衝撃力が加わることを回避する
ことができる。さらに、多少傾斜状に衝突して
も、凸状部３１の存在により、割れ、欠けの原因
となる直角のコーナー部が衝突することを防止す
ることができる。そして仮に衝突するとしても凸
状部３１により、その衝撃力を緩和することがで
き、セラミツク基板２，２′のひび、割れ、欠け
が有効に防止される。 （発明の効果） 以上のように、本発明の回路素子搭載、収容用
セラミツク基板によれば、各セラミツク基板同志
が衝突した場合でも、ひび、割れ、欠け等の発生
を大幅に低減させることが可能となる。 したがつて、自動化された組立ラインによる組
立工程等苛酷な条件下においても歩留まりを顕著
に向上させることができ、合わせて品質、信頼性
を向上させることができるため、半導体装置等に
好適に使用される。
ラミツク基板の場合、基板外側端面に円弧状の凸
状部をＤ＝0.1mmの凸状高を形成しておくことに
よつて基板同志の衝突によるひび、割れ、欠け等
の発生を、従来の基板の場合に比して大幅に低減
することが可能となる。なお、凸上部Ｄの高さを
0.1mmよりも大きくした場合にあつても基板同志
の衝突によるひび、割れ、欠け等の発生は大幅に
低減されることを確認している。 そして、円弧状凸状高Ｄとしては0.05mm以上で
あれば、実験の結果トータル不良率が10％以下に
なることも確認した。 特に、0.1mm以上になるとひび、割れ、欠け等
を防止する効果は、表１記載から明らかなごと
く、一桁の不良率であつてきわめて優良である。 しかし、凸状高Ｄが大きくなるにつれて基板の
形状、特に外側端面形状が回路素子の搭載、収納
用セラミツク基板本来の方形状を保持し得ない状
態までに形成し、すなわち約1.0mm程度を越える
と変形が顕著となり、基板の成形が面倒になる。 よつて、円形凸状高Ｄは0.05mmないし1.0mmの
範囲が好ましい。 このようなセラミツクより成る基板の成形法と
しては粉体プレス法、ドクターブレード法による
グリーン（生）シートからの打ち抜き法その他押
出法で成形した後、円形刃で切断したり、或は焼
結後に研磨加工して凸状部を成形するなど、それ
ぞれに最も適した方法を用いればよい。 以上のように、本発明の回路素子搭載、収納用
セラミツク基板によれば、衝突による衝撃を受け
やすい外側端面に平面視して円弧状の凸状部を形
成すると共に、該凸状部の基端部をなすコーナー
部に丸味を形成し、かつ前記凸状部の高さを0.5
mmないし1.0mmとなるように設定したことにより、
各セラミツク基板同志が衝突した場合でも、ひ
び、割れ、欠け等の発性を大幅に低減させるとが
可能となり、自動化された組立ラインによる組立
工程等苛酷な条件下においても歩留まりを顕著に
向上させることができ、合わせて品質、信頼性を
向上させることができるため、半導体装置等に好
適に使用される。 その他として、本発明にいて、すなち回路素子
搭載、収納用セラミツク基板の衝突による衝撃を
受けやすい外側端面に平面視して円弧状の凸状部
を形成すると共に、該凸状部の基端部をなすコー
ナー部に丸味を形成し、かつ前記凸状部の高さを
0.05mmないし1.0mmとなるように設定したものに
おいて、加えて第３図図示のごとくセラミツク基
板２における厚み方向端面全面に、円弧状の丸み
を帯びた凸状部３１を形成することは、実験の結
果からみて、各セラミツク基板同志が衝突した場
合でも、ひび、割れ、欠け等の発生を大幅に低減
する効果を発揮するのでより好適である。 第３図における円弧状の凸状部３１の先端は厚
み方向端面中央に位置するものであるが、凸状高
ｄは基板２の厚Ｔとも関連し、厚さＴ＝1.52mmの
場合、凸状高ｄ＝0.05〜0.1mm程度でｄ／Ｔ≒
0.032〜0.066が適当であることが実験上判明して
いる。 このような凸状部を厚み方向端面に形成した基
板２が互いに衝突する場合、例えば基板２，２′
の外周端面の凸状部３１，３１同志が衝突するこ
とにより、割れ、欠け等が起こり易いコーナー部
及び各辺稜線部に衝撃力が加わることを回避する
ことができる。さらに、多少傾斜状に衝突して
も、凸状部３１の存在により、割れ、欠けの原因
となる直角のコーナー部が衝突することを防止す
ることができる。そして仮に衝突するとしても凸
状部３１により、その衝撃力を緩和することがで
き、セラミツク基板２，２′のひび、割れ、欠け
が有効に防止される。 （発明の効果） 以上のように、本発明の回路素子搭載、収容用
セラミツク基板によれば、各セラミツク基板同志
が衝突した場合でも、ひび、割れ、欠け等の発生
を大幅に低減させることが可能となる。 したがつて、自動化された組立ラインによる組
立工程等苛酷な条件下においても歩留まりを顕著
に向上させることができ、合わせて品質、信頼性
を向上させることができるため、半導体装置等に
好適に使用される。
第１図は本発明実施例のセラミツク基板の平面
図、第２図は同セラミツク基板同志の衝突態様例
を説明するための図、第３図は本発明の他の実施
例のセラミツク基板の端部断面図、第４図イは従
来のセラミツク基板の平面図、第４図ロは同側面
図である。 １：従来例のセラミツク基板、１′：端面、２，
２′：本発明実施例のセラミツク基板、３，３′：
平面視円弧状の凸状部、３１：断面円弧状の凸状
部、Ｒ，Ra：コーナー部。
図、第２図は同セラミツク基板同志の衝突態様例
を説明するための図、第３図は本発明の他の実施
例のセラミツク基板の端部断面図、第４図イは従
来のセラミツク基板の平面図、第４図ロは同側面
図である。 １：従来例のセラミツク基板、１′：端面、２，
２′：本発明実施例のセラミツク基板、３，３′：
平面視円弧状の凸状部、３１：断面円弧状の凸状
部、Ｒ，Ra：コーナー部。
Claims (1)
- １ セラミツクよりなる方形状基板の衝突による
衝撃を受けやすい外側端面に、該基板を平面視し
て、円弧状の凸状部を形成すると共に、該凸状部
の基端をなすコーナー部に丸味を形成し、かつ前
記凸状部の高さを0.05mmないし1.0mmとなるよう
に設定し、基板同志の衝突時の衝撃による基板相
互の割れ、欠けの発生を防止するようにしたこと
を特徴とする回路素子の搭載、収納用セラミツク
ス基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32832087A JPS6413747A (en) | 1987-12-26 | 1987-12-26 | Ceramic board for installing and containing circuit element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32832087A JPS6413747A (en) | 1987-12-26 | 1987-12-26 | Ceramic board for installing and containing circuit element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6413747A JPS6413747A (en) | 1989-01-18 |
| JPH054819B2 true JPH054819B2 (ja) | 1993-01-20 |
Family
ID=18208922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32832087A Granted JPS6413747A (en) | 1987-12-26 | 1987-12-26 | Ceramic board for installing and containing circuit element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6413747A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2581629Y2 (ja) * | 1991-07-31 | 1998-09-24 | 京セラ株式会社 | セラミック基板 |
| JPH05299702A (ja) * | 1992-04-17 | 1993-11-12 | Stanley Electric Co Ltd | Ｌｅｄアレイ |
-
1987
- 1987-12-26 JP JP32832087A patent/JPS6413747A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6413747A (en) | 1989-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4277528A (en) | Ceramic substrate | |
| JPH054819B2 (ja) | ||
| EP1345264B1 (en) | Integral-type ceramic circuit board and method of producing same | |
| US7390449B2 (en) | Method of manufacturing ceramic material body | |
| EP1717535B1 (en) | Tray for heat treatment and method of manufacturing ceramic product using the tray | |
| JPS6222268B2 (ja) | ||
| JP2581629Y2 (ja) | セラミック基板 | |
| US4456641A (en) | Ceramic substrate for semiconductor package | |
| KR20230153458A (ko) | 절단 방법 및 적층 세라믹 부품의 제조 방법 | |
| JPS62197Y2 (ja) | ||
| US4472333A (en) | Ceramic substrate for semiconductor package and method of manufacture | |
| JPS59119748A (ja) | 半導体パツケ−ジ用セラミツク基板 | |
| JPH08213719A (ja) | チップ状電子部品用セラミック基板及びその製造方法 | |
| JP4625654B2 (ja) | セッターに用いるセラミックス製のカバー | |
| JPS62196Y2 (ja) | ||
| CN223199648U (zh) | 一种底模组件 | |
| JP2517104Y2 (ja) | 半導体パッケージ用セラミック基板 | |
| KR0174520B1 (ko) | 적층형 세라믹 패키지의 제조방법 | |
| JP3526527B2 (ja) | セラミック基板 | |
| JP2006131437A (ja) | 積層パッケージ用着色セラミック焼結体 | |
| JPH059076A (ja) | 窒化アルミニウム基板の製造方法 | |
| JP2000286511A (ja) | 電子部品用セラミック基板 | |
| JPS609192A (ja) | 集積回路装置 | |
| JPWO2007000963A1 (ja) | 段差を有するセラミックス基板の製造方法 | |
| JP2657616B2 (ja) | Ｃｕ−Ｍｏ焼結体、これを用いた放熱用部材、及び、放熱用部材を備えた半導体装置 |