JPH0548594A

JPH0548594A - フレーム同期回路

Info

Publication number: JPH0548594A
Application number: JP3208261A
Authority: JP
Inventors: Yoshinori Ishii; 義則石井
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-08-20
Filing date: 1991-08-20
Publication date: 1993-02-26

Abstract

(57)【要約】【目的】本発明の目的は、スーパフレームマーカを迅速
に検出してスーパフレームの検出時間を短縮することの
できるフレーム同期回路を提供することにある。【構成】フレームフォーマットのデータ列の中から同期
ワードＳＷ，反転同期ワードＩＳＷを検出する第１の検
出手段２と、検出された同期ワードＳＷまたは反転同期
ワードＩＳＷのいずれかの入力によりフレーム周期で動
作する計数手段６と、第１の検出手段２で検出された同
期ワードＳＷ，反転同期ワードＩＳＷそれぞれを、計数
手段６の動作により連続して３フレーム分保持する保持
手段４と、保持手段４からそれぞれ出力される連続３フ
レームの同期ワードＳＷと反転同期ワードＩＳＷとを検
出する順番を、全ての組み合せにつき検出条件とするこ
とにより、スーパフレームマーカを含む３フレームを受
信した時点でスーパフレームマーカを検出する第２の検
出手段８とを備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＩＳＤＮ（サービス総
合ディジタル網）加入者線において、２Ｂ１Ｑ符号を用
い、同期ワードＳＷの反転パターンをスーパフレームマ
ーカとするフレームフォーマットからスーパフレームマ
ーカを検出するフレーム同期回路に関する。

【０００２】

【従来の技術】ＩＳＤＮ加入者線は、局線に設置された
回線終端装置ＬＴと、加入者宅内に設置される網終端装
置ＮＴを備えて構成される。この回線終端装置ＬＴと網
終端装置ＮＴとの間における伝送方式として、北米では
全二重通信を行うため、２Ｂ１Ｑ符号を用いたエコーキ
ャンセラー方式が採用されている。

【０００３】図５は北米における２Ｂ１Ｑ符号の一例を
示す図である。図５において、縦軸は２Ｂ１Ｑ符号の大
きさ（値）であり、横軸は時間である。２Ｂ１Ｑ符号
は、０，１からなる２ビットを、−３，−１，＋１，＋
３の４つからなる値の１シンボルに変換したものであ
り、この２Ｂ１Ｑ符号によって通信が行われる。

【０００４】このような方式では、通信に先立ち、回線
終端装置ＬＴ，網終端装置ＮＴにそれぞれ設けられた送
受信器の動作を決定するためのトレーニングシーケンス
が定められている。図６は送受信器の動作を決定するた
めのトレーニングシーケンスを示す図である。

【０００５】図６に示すように、このトレーニングに
は、回線設置時に行われるコールドスタートと回線設置
後であって通信の開始時に行われるウォームスタートと
がある。コールドスタートでは、初期状態からトレーニ
ングを行なうので、送受信器の調整に時間を要する。こ
のため、回線終端装置ＬＴ側、網終端装置ＮＴ側に設け
られた送受信器の調整に要する時間は、合計で最大１５
秒と規定されている。

【０００６】一方、ウォームスタートは、一旦、コール
ドスタートで送受信器の調整を行った後に行われるトレ
ーニングシーケンスであり、前回のトレーニング結果を
保持しておくことにより、トレーニング時間を短縮でき
る。このため、回線終端装置ＬＴ側、網終端装置ＮＴ側
に設けられた送受信器の調整に要する時間は、合計で最
大３００ｍ秒と規定されている。

【０００７】通常のサービスでは、加入者線のトレーニ
ングは、ウォームスタートで行われるので、発呼してか
ら相手と通信可能となるまでの接続時間は、このウォー
ムスタートのトレーニング時間による。

【０００８】従って、このトレーニング時間を短時間に
することが、相手と通信可能となるまでの接続時間を短
くすることになるので、通信効率を高める上で有効であ
る。図７は北米の仕様でのフレーム構成を示す図であ
る。１基本フレームは１２０シンボルであり、即ち、２
４０ビットで構成されており、先頭の９シンボル（１８
ビット）が、同期ワード（ＳＷ）に割り当てられてい
る。

【０００９】また、１スーパフレームは、８基本フレー
ムにより構成されており、スーパフレームマーカとし
て、そのフレームの同期ワードは通常の同期ワードの反
転パターンとなっている。なお、図中、Ｂチャネルは６
４ｋｂｐｓの速度をもち、ユーザ信号を伝送するもので
あり、Ｄチャネルは１６ｋｂｐｓまたは６４ｋｂｐｓの
速度でＩＳＤＮによる回線交換用のシグナリング情報を
伝送するものである。

【００１０】図８は基本フレームの同期ワードとスーパ
フレームの反転同期ワードを示す図である。図８に示す
ように、同期ワードＳＷに対して、反転同期ワードＩＳ
Ｗは、極性が反転しており、例えば同期ワードＳＷが＋
３に対して、反転同期ワードＩＳＷは−３となってい
る。

【００１１】一般に加入者線の極性は保証されないの
で、極性＋，−が逆転する場合もありうる。即ち、＋３
が−３として、＋１が−１として、受信されることもあ
る。このため、同期ワードＳＷと反転同期ワードＩＳＷ
が逆転する場合もある。このような要求に対応するた
め、従来のフレーム同期回路においては、同期ワードＳ
Ｗを２回連続して検出した後に反転同期ワードＩＳＷを
検出した場合と、反転同期ワードＩＳＷを２回連続して
検出した後に同期ワードＳＷを検出した場合との２つの
場合について、同期検出を行っていた。なお、後者の場
合には、加入者線の極性が反転している場合である。

【００１２】

【発明が解決しようとする課題】しかしながら、上記方
法で同期検出を行なう場合、図９に示すように、例えば
８番目（ＮＯ．８）のフレームから同期検出を開始する
と、同期ワードＳＷ（ＮＯ．９）、反転同期ワードＩＳ
Ｗ（ＮＯ．１０）、同期ワードＳＷ（ＮＯ．１）の順に
検出されるが、同期ワードを２回連続検出した後に反転
同期ワードＩＳＷを検出するという条件が成立するの
は、同期検出開始から９フレーム後である。

【００１３】このように、スーパフレームマーカが特定
パターンでなく、基本フレームマーカの反転という形で
表されているため、スーパフレームマーカを受信しなが
らもスーパフレームマーカを検出することができなかっ
た。このため、１スーパフレーム間にわたり遅延しま
い、スーパフレームマーカの検出に時間を要するという
問題があった。

【００１４】本発明の目的は、スーパフレームマーカを
迅速に検出してスーパフレームの検出時間を短縮するこ
とのできるフレーム同期回路を提供することにある。

【００１５】

【課題を解決するための手段】本発明は、上記課題を解
決し目的を達成するために下記の構成とした。図１は本
発明の原理図である。図１を参照して本発明を説明す
る。２Ｂ１Ｑ符号を用い、フレーム周期を示す同期ワー
ドＳＷの反転パターンとしてスーパフレーム周期を示す
ための反転同期ワードＩＳＷをスーパフレームマーカと
するフレームフォーマットを用いて信号を伝送する伝送
方式において、フレームフォーマットのデータ列の中か
ら同期ワードＳＷ，反転同期ワードＩＳＷを検出する第
１の検出手段２と、第１の検出手段２で検出された同期
ワードＳＷまたは反転同期ワードＩＳＷのいずれかの入
力によりフレーム周期で動作する計数手段６と、第１の
検出手段２で検出された同期ワードＳＷ，反転同期ワー
ドＩＳＷそれぞれを、計数手段６の動作により連続して
３フレーム分保持する保持手段４と、保持手段４からそ
れぞれ出力される連続３フレームの同期ワードＳＷと反
転同期ワードＩＳＷとを検出する順番を、全ての組み合
せにつき検出条件とすることにより、スーパフレームマ
ーカを含む３フレームを受信した時点でスーパフレーム
マーカを検出する第２の検出手段８とを備えることを特
徴とする。

【００１６】また、第２の検出手段８は、２フレーム前
が反転同期ワードで１フレーム前及び現フレームが同期
ワードで入力するＡＮＤ回路８ａと、１フレーム前が反
転同期ワードで２フレーム前及び現フレームが同期ワー
ドで入力するＡＮＤ回路８ｂと、現フレームが反転同期
ワードで２フレーム前及び１フレームが同期ワードで入
力するＡＮＤ回路８ｃと、１フレーム前及び現フレーム
が反転同期ワードで２フレーム前が同期ワードで入力す
るＡＮＤ回路８ｄと、２フレーム前及び現フレームが反
転同期ワードで１フレーム前が同期ワードで入力するＡ
ＮＤ回路８ｅと、２フレーム前及び１フレームが反転同
期ワードで現フレームが同期ワードで入力するＡＮＤ回
路８ｆとを有することを特徴とする。

【００１７】また、スーパフレーム位相を認識する８分
周カウンタ１４を備え、８分周カウンタ１４に第２の検
出手段８による検出の順番の組み合せにより得られた値
を与えることによりスーパフレームの同期をとることを
特徴とする。

【００１８】

【作用】本発明によれば、次のような作用を呈する。同
期ワードＳＷと反転同期ワードＩＳＷとの検出の順番を
全ての組み合せにつき検出条件とすることにより、スー
パフレームマーカを含む３フレームを受信した時点でス
ーパフレームマーカを検出できるので、最も遅い場合で
も同期検出開始から６フレーム内には、スーパフレーム
マーカを検出できる。その結果、スーパフレームの検出
時間を短縮することができる。

【００１９】また、ＡＮＤ回路８ａ〜８ｆのいずれかの
動作によりスーパフレームマーカを検出できるので、ス
ーパフレームの検出時間を短縮することができる。ま
た、８分周カウンタ１４に第２の検出手段８による検出
の順番の組み合せにより得られた値を与えることにより
スーパフレームの同期をとることができる。

【００２０】

【実施例】以下、本発明の一実施例を説明する。図２は
本発明に係るフレーム同期回路の一実施例の構成ブロッ
ク図である。

【００２１】図２において、フレーム同期回路は、受信
される各フレームのデータ列ＲＤを保持するシフトレジ
スタ１と、このシフトレジスタ１の出力端子（Ｑ１〜Ｑ
１８端子）より出力されるデータ列ＲＤの中から同期ワ
ードＳＷを検出する１８入力の第１の検出手段２として
のＡＮＤ回路２ａと、シフトレジスタ１の出力端子（Ｑ
１〜Ｑ１８端子）より出力されるデータ列ＲＤの中から
反転同期ワードＩＳＷを検出する１８入力の第１の検出
手段２としてのＡＮＤ回路２ｂと、ＡＮＤ回路２ａで検
出された過去３フレームの同期ワードＳＷの検出結果を
保持する保持手段４としてのシフトレジスタ４ａと、Ａ
ＮＤ回路２ｂで検出された過去３フレームの反転フレー
ムワードＩＳＷの検出結果を保持する保持手段４として
のシフトレジスタ４ｂとを有する。

【００２２】また、フレーム同期回路は、計数手段６と
して、ＡＮＤ回路２ａから出力される同期ワードＳＷま
たはＡＮＤ回路２ｂから出力される反転同期ワードＩＳ
Ｗのいずれかのワード入力により動作するＯＲ回路６ａ
と、このＯＲ回路６ａの動作に基づき１フレーム周期
（２４０ビット）周期で動作するフレームカウンタ６ｂ
と、このフレームカウンタ６ｂから出力される分周信号
に基づきフレーム位置を指定すべくタイミング信号を前
記ＡＮＤ回路４ａ，４ｂに与えるデコーダ６ｃとを有す
る。

【００２３】さらに、フレーム同期回路は、ＡＮＤ回路
４ａ，４ｂのそれぞれの出力端子Ｑ１〜Ｑ３から同期ワ
ードＳＷを２回と反転同期ワードＩＳＷを１回、または
同期ワードＳＷを１回と反転同期ワードＩＳＷを２回
を、図３に示すような順番で検出する第２の検出手段８
としてのＡＮＤ回路８ａ〜８ｆと、ＡＮＤ回路８ａ，８
ｄの出力のどちらかにより動作するＯＲ回路１０ａ、Ａ
ＮＤ回路８ｂ，８ｅの出力のどちらかにより動作するＯ
Ｒ回路１０ｂ、ＡＮＤ回路８ｃ，８ｆの出力のどちらか
により動作するＯＲ回路１０ｃとを有している。

【００２４】さらにまた、フレーム同期回路は、これら
のＯＲ回路１０ａ〜１０ｃの出力のいずれかで動作する
ことにより、スーパフレームマーカを検出するＯＲ回路
１０しと、ＯＲ回路１０ａ〜１０ｃの出力に応じて図３
に示すようなカウンタロード値を選択するセレクタ回路
ＳＥＬ１２と、このセレクタ回路１２のカウンタロード
値に基づいてデコータ６ｃからのタイミング信号を８分
周することにより、スーパフレームを認識する８分周回
路１４とを有している。

【００２５】次にこのように構成されたフレーム同期回
路の動作を説明する。受信されたデータ列ＲＤは、シフ
トレジスタ１に格納され、データ列ＲＤの中からＡＮＤ
回路２ａにより同期ワードＳＷの検出が行われ、またＡ
ＮＤ回路２ｂにより反転同期ワードＩＳＷの検出が行わ
れる。

【００２６】ここで、一旦、ＯＲ回路６ａの動作によ
り、ＡＮＤ回路２ａによる同期ワードＳＷの検出または
ＡＮＤ回路２ｂによる反転同期ワードＩＳＷの検出が行
われると、１フレーム周期、即ち２４０ビット周期で動
作するフレームカウンタ６ｂが初期化される。以後、こ
のフレームカウンタ６ｂは、フレーム周期に同期して動
作する。

【００２７】さらに、同期ワードＳＷまたは反転同期ワ
ードＩＳＷを検出した後の２４０ビット後のタイミング
は、デコーダ６ｃによってデコードされ、このタイミン
グにおけるＡＮＤ回路２ａの出力、即ち同期ワードＳＷ
の検出結果はシフトレジスタ４ａに格納され、またＡＮ
Ｄ回路２ｂの出力、即ち反転同期ワードＩＳＷの検出結
果はシフトレジスタ４ｂに格納される。

【００２８】このように１フレーム毎にその同期ワード
検出結果及び反転同期ワード検出結果がシフトレジスタ
４ａ，４ｂに格納されていく。その結果、過去３フレー
ム中に、同期ワードＳＷが２回と反転同期ワードＩＳＷ
が１回の検出，または同期ワードＳＷが１回と反転同期
ワードＩＳＷが２回の検出が行われた時には、ＡＮＤ回
路８ａ〜８ｆの出力のいずれかが”１”となる。よっ
て、ＯＲ回路１０ａ〜１０ｃのいずれかが動作し、さら
にＯＲ回路１０ｄが動作することにより、端子ＳＦＤＥ
Ｔにスーパフレームマーカが検出される。

【００２９】このように、同期ワードＳＷと反転同期ワ
ードＩＳＷとの検出の順番を全ての組み合せにつき検出
条件とすることにより、スーパフレームマーカを含む３
フレームを受信した時点でスーパフレームマーカを検出
できるので、図４に示すように最も遅い場合でも、同期
検出開始から６フレーム内には、スーパフレームマーカ
を検出できる。その結果、スーパフレームの検出時間を
短縮でき、よって加入者線の通信効率を高めることがで
きる。

【００３０】一方、検出された順番の組み合せにより、
図３に示す０，１，２からなるカウンタロード値をセレ
クタ回路１２から８分周カウンタ１４にロードすること
により、スーパフレーム位相を認識する８分周カウンタ
１４とスーパフレームの同期をとることができる。

【００３１】

【発明の効果】本発明によれば、フレーム同期に要する
時間を短縮することができ、２Ｂ１Ｑ符号を用いた加入
者線の通信効率を高めることができるフレーム同期回路
を提供することができる。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明に係るフレーム同期回路の一実施例の構
成ブロック図である。

【図３】各ＡＮＤ回路による同期検出条件を示す図であ
る。

【図４】スーパフレームマーカ検出を説明するための図
である。

【図５】北米における２Ｂ１Ｑ符号の一例を示す図であ
る。

【図６】送受信器の動作を決定するためのトレーニング
シーケンスを示す図である。

【図７】北米の仕様でのフレーム構成を示す図である。

【図８】同期ワードと反転同期ワードを示す図である。

【図９】従来のスーパフレームマーカ検出を説明するた
めの図である。

【符号の説明】１，４ａ，４ｂ・・シフトレジスタ２ａ，２ｂ，８ａ〜８ｆ・・ＡＮＤ回路６ａ，１０ａ〜１０ｄ・・ＯＲ回路６ｂ・・フレームカウンタ６ｃ・・デコーダＤＥＣ１２・・セレクタ回路ＳＥＬ１４・・８分周回路

Claims

【特許請求の範囲】

【請求項１】２Ｂ１Ｑ符号を用い、フレーム周期を示
す同期ワード（ＳＷ）の反転パターンとしてスーパフレ
ーム周期を示すための反転同期ワード（ＩＳＷ）をスー
パフレームマーカとするフレームフォーマットを用いて
信号を伝送する伝送方式において、前記フレームフォーマットのデータ列の中から同期ワー
ド（ＳＷ），反転同期ワード（ＩＳＷ）を検出する第１
の検出手段（２）と、該第１の検出手段（２）で検出された同期ワード（Ｓ
Ｗ）または反転同期ワード（ＩＳＷ）のいずれかの入力
により前記フレーム周期で動作する計数手段（６）と、前記第１の検出手段（２）で検出された同期ワード（Ｓ
Ｗ），反転同期ワード（ＩＳＷ）それぞれを、前記計数
手段（６）の動作により連続して３フレーム分保持する
保持手段（４）と、該保持手段（４）からそれぞれ出力される連続３フレー
ムの同期ワード（ＳＷ）と反転同期ワード（ＩＳＷ）と
を検出する順番を、全ての組み合せにつき検出条件とす
ることにより、前記スーパフレームマーカを含む３フレ
ームを受信した時点で前記スーパフレームマーカを検出
する第２の検出手段（８）とを備えることを特徴とする
フレーム同期回路。
【請求項２】前記第２の検出手段（８）は、２フレー
ム前が反転同期ワードで１フレーム前及び現フレームが
同期ワードで入力するＡＮＤ回路（８ａ）と、１フレー
ム前が反転同期ワードで２フレーム前及び現フレームが
同期ワードで入力するＡＮＤ回路（８ｂ）と、現フレー
ムが反転同期ワードで２フレーム前及び１フレームが同
期ワードで入力するＡＮＤ回路（８ｃ）と、１フレーム
前及び現フレームが反転同期ワードで２フレーム前が同
期ワードで入力するＡＮＤ回路（８ｄ）と、２フレーム
前及び現フレームが反転同期ワードで１フレーム前が同
期ワードで入力するＡＮＤ回路（８ｅ）と、２フレーム
前及び１フレームが反転同期ワードで現フレームが同期
ワードで入力するＡＮＤ回路（８ｆ）とを有することを
特徴とする請求項１記載のフレーム同期回路。
【請求項３】スーパフレーム位相を認識する８分周カ
ウンタ（１４）を備え、この８分周カウンタ（１４）
に、前記第２の検出手段（８）による検出の順番の組み
合せにより得られた値を与えることによりスーパフレー
ムの同期をとることを特徴とする請求項２記載のフレー
ム同期回路。