JPH0548607A - ワイアリングボード - Google Patents
ワイアリングボードInfo
- Publication number
- JPH0548607A JPH0548607A JP22490991A JP22490991A JPH0548607A JP H0548607 A JPH0548607 A JP H0548607A JP 22490991 A JP22490991 A JP 22490991A JP 22490991 A JP22490991 A JP 22490991A JP H0548607 A JPH0548607 A JP H0548607A
- Authority
- JP
- Japan
- Prior art keywords
- package
- buffer
- logic
- wiring board
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005540 biological transmission Effects 0.000 claims description 3
- 239000000872 buffer Substances 0.000 abstract description 43
- 230000004308 accommodation Effects 0.000 abstract description 13
- 238000010586 diagram Methods 0.000 description 6
- 230000008054 signal transmission Effects 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 2
Landscapes
- Small-Scale Networks (AREA)
Abstract
(57)【要約】
【目的】 収容コネクタの空きを気にすることなく通信
を行なう。 【構成】 ワイアリングボード101に論理パッケージ
103とバッファパッケージ102が接続されており、
バス104上の信号は論理パッケージ103が接続され
ていれば論理パッケージ内バッファ106を経由して他
の論理パッケージに送られ、論理パッケージ103が接
続されていなければバッファパッケージ102内のバッ
ファ105を経由して他の論理パッケージに送られる。
を行なう。 【構成】 ワイアリングボード101に論理パッケージ
103とバッファパッケージ102が接続されており、
バス104上の信号は論理パッケージ103が接続され
ていれば論理パッケージ内バッファ106を経由して他
の論理パッケージに送られ、論理パッケージ103が接
続されていなければバッファパッケージ102内のバッ
ファ105を経由して他の論理パッケージに送られる。
Description
【0001】
【産業上の利用分野】本発明は、論理パッケージを着脱
可能に収容するワイアリングボードに関し、特に、電子
交換機において上記論理パッケージを直列に接続せしめ
るワイアリングボードに関する。
可能に収容するワイアリングボードに関し、特に、電子
交換機において上記論理パッケージを直列に接続せしめ
るワイアリングボードに関する。
【0002】
【従来の技術】図3は、従来のこの種のワイアリングボ
ードを示すブロック図である。同図において、バッファ
回路201〜204は論理パッケージ205〜208に
収容されており、論理パッケージ205〜208を収容
可能な収容コネクタ209〜212が信号伝送路213
の途中に複数個だけ配置されている。このため、各収容
コネクタ209〜212において上記信号伝送路(バ
ス)213は間断されていた。
ードを示すブロック図である。同図において、バッファ
回路201〜204は論理パッケージ205〜208に
収容されており、論理パッケージ205〜208を収容
可能な収容コネクタ209〜212が信号伝送路213
の途中に複数個だけ配置されている。このため、各収容
コネクタ209〜212において上記信号伝送路(バ
ス)213は間断されていた。
【0003】かかる構成において、全ての収容コネクタ
209〜212に論理パッケージ205〜208を収容
することにより、バッファ回路201〜204を介して
信号伝送路213が完成され、通信を行なうことが可能
となる。
209〜212に論理パッケージ205〜208を収容
することにより、バッファ回路201〜204を介して
信号伝送路213が完成され、通信を行なうことが可能
となる。
【0004】
【発明が解決しようとする課題】上述した従来のワイア
リングボードにおいては、各収容コネクタにおいて信号
伝送路が間断されていたため、一つでも収容コネクタが
空いていると信号伝送路が形成されず、常に全ての収容
コネクタを使用しなければならないという課題があっ
た。
リングボードにおいては、各収容コネクタにおいて信号
伝送路が間断されていたため、一つでも収容コネクタが
空いていると信号伝送路が形成されず、常に全ての収容
コネクタを使用しなければならないという課題があっ
た。
【0005】本発明は、上記課題にかんがみてなされた
もので、収容コネクタの空きを気にすることなく通信を
することが可能なワイアリングボードの提供を目的とす
る。
もので、収容コネクタの空きを気にすることなく通信を
することが可能なワイアリングボードの提供を目的とす
る。
【0006】
【課題を解決するための手段】上記目的を達成するた
め、請求項1にかかる発明は、論理パッケージを着脱可
能に収容する収容コネクタを複数個だけ備えて各収容コ
ネクタに収容された論理パッケージを直列に接続せしめ
るワイアリングボードにおいて、上記収容コネクタに論
理パッケージが収容されているか否かを判断する判断手
段と、この判断手段により上記収容コネクタに論理パッ
ケージが収容されていないと判断された場合には当該収
容コネクタをバイパスする伝送路を形成するバイパス手
段とを備えた構成としてある。
め、請求項1にかかる発明は、論理パッケージを着脱可
能に収容する収容コネクタを複数個だけ備えて各収容コ
ネクタに収容された論理パッケージを直列に接続せしめ
るワイアリングボードにおいて、上記収容コネクタに論
理パッケージが収容されているか否かを判断する判断手
段と、この判断手段により上記収容コネクタに論理パッ
ケージが収容されていないと判断された場合には当該収
容コネクタをバイパスする伝送路を形成するバイパス手
段とを備えた構成としてある。
【0007】また、請求項2にかかる発明は、請求項1
に記載のワイアリングボードにおいて、上記バイパス手
段を、ゲート回路で構成し、上記判断手段を、上記収容
コネクタに論理パッケージが収容されているときにこの
ゲート回路に信号通過を許可せしめるゲート制御回路で
構成してある。
に記載のワイアリングボードにおいて、上記バイパス手
段を、ゲート回路で構成し、上記判断手段を、上記収容
コネクタに論理パッケージが収容されているときにこの
ゲート回路に信号通過を許可せしめるゲート制御回路で
構成してある。
【0008】
【作用】上記のように構成した請求項1にかかる発明に
おいては、判断手段は上記収容コネクタに論理パッケー
ジが収容されているか否かを判断し、この判断手段によ
り上記収容コネクタに論理パッケージが収容されていな
いと判断された場合にはバイパス手段は当該収容コネク
タをバイパスする伝送路を形成する。
おいては、判断手段は上記収容コネクタに論理パッケー
ジが収容されているか否かを判断し、この判断手段によ
り上記収容コネクタに論理パッケージが収容されていな
いと判断された場合にはバイパス手段は当該収容コネク
タをバイパスする伝送路を形成する。
【0009】また、上記のように構成した請求項2にか
かる発明においては、上記バイパス手段はゲート回路で
構成されており、上記判断手段を構成するゲート制御回
路は上記収容コネクタに論理パッケージが収容されてい
るときにこのゲート回路に信号通過を許可せしめる。
かる発明においては、上記バイパス手段はゲート回路で
構成されており、上記判断手段を構成するゲート制御回
路は上記収容コネクタに論理パッケージが収容されてい
るときにこのゲート回路に信号通過を許可せしめる。
【0010】すなわち、各収容コネクタに論理パッケー
ジが収容されていないときには自動的にバイパス路を形
成し、収容コネクタが空いていても信号伝送路が形成さ
れるようにしている。
ジが収容されていないときには自動的にバイパス路を形
成し、収容コネクタが空いていても信号伝送路が形成さ
れるようにしている。
【0011】
【実施例】以下、図面にもとづいて本発明の実施例を説
明する。図1は、本発明の一実施例にかかる片方向バス
を構成するワイアリングボードのブロック図である。
明する。図1は、本発明の一実施例にかかる片方向バス
を構成するワイアリングボードのブロック図である。
【0012】同図において、ワイアリングボード1には
バッファパッケージ2,3と論理パッケージ4,5が収
容コネクタC1,C2により接続されている。バッファ
パッケージ2と論理パッケージ4の部分を例にとって説
明すると、バッファ7,8にはバッファパッケージイネ
ーブル信号線15が接続されており、バッファ7とバッ
ファ8のイネーブル信号の論理は相反している。
バッファパッケージ2,3と論理パッケージ4,5が収
容コネクタC1,C2により接続されている。バッファ
パッケージ2と論理パッケージ4の部分を例にとって説
明すると、バッファ7,8にはバッファパッケージイネ
ーブル信号線15が接続されており、バッファ7とバッ
ファ8のイネーブル信号の論理は相反している。
【0013】バッファパッケージイネーブル信号線15
は論理パッケージ4上でグランドに接続され、バッファ
パッケージ2上で抵抗13を介して+5Vに接続されて
いる。
は論理パッケージ4上でグランドに接続され、バッファ
パッケージ2上で抵抗13を介して+5Vに接続されて
いる。
【0014】論理パッケージ4とバッファパッケージ2
がともに接続されている場合と、論理パッケージ4だけ
が接続されている場合には、論理パッケージ4上のバッ
ファ8のゲートが開き、バス6上の信号はバッファ9を
経由して論理パッケージ4内に送られる一方、バッファ
8を経由して他の論理パッケージに送られる。
がともに接続されている場合と、論理パッケージ4だけ
が接続されている場合には、論理パッケージ4上のバッ
ファ8のゲートが開き、バス6上の信号はバッファ9を
経由して論理パッケージ4内に送られる一方、バッファ
8を経由して他の論理パッケージに送られる。
【0015】これに対し、バス6にバッファパッケージ
2だけが接続されている場合には、バッファ7のゲート
が開き、バス6上の信号はバッファ7を経由して他の論
理パッケージに送られる。従って、ワイアリングボード
の一つの論理パッケージ接続部には論理パッケージかバ
ッファパッケージのどちらか一方が接続されていれば通
信が可能となる。
2だけが接続されている場合には、バッファ7のゲート
が開き、バス6上の信号はバッファ7を経由して他の論
理パッケージに送られる。従って、ワイアリングボード
の一つの論理パッケージ接続部には論理パッケージかバ
ッファパッケージのどちらか一方が接続されていれば通
信が可能となる。
【0016】次に、図2は、本発明の他の実施例にかか
る双方向バスを構成するワイアリングボードのブロック
図である。同図において、ワイアリングボード101に
はバッファパッケージ102と論理パッケージ103と
が収容コネクタC3により接続されている。
る双方向バスを構成するワイアリングボードのブロック
図である。同図において、ワイアリングボード101に
はバッファパッケージ102と論理パッケージ103と
が収容コネクタC3により接続されている。
【0017】バッファパッケージ102内のバッファ1
05のゲートを開く信号線につながるアンドゲート11
1には、バッファパッケージイネーブル信号線が接続さ
れる。バッファパッケージイネーブル信号線はバッファ
パッケージ内で抵抗108を介して+5Vに接続され、
論理パッケージ内でグランドに接続されていて論理パッ
ケージが接続されていないときのみゲートが開けるよう
になっている。
05のゲートを開く信号線につながるアンドゲート11
1には、バッファパッケージイネーブル信号線が接続さ
れる。バッファパッケージイネーブル信号線はバッファ
パッケージ内で抵抗108を介して+5Vに接続され、
論理パッケージ内でグランドに接続されていて論理パッ
ケージが接続されていないときのみゲートが開けるよう
になっている。
【0018】いま、バスはデータ線と信号線よりなり、
データが送られる間、データのイネーブル信号がアクテ
ィブになっているものとする。
データが送られる間、データのイネーブル信号がアクテ
ィブになっているものとする。
【0019】バッファ105,106の両端A,Bから
その状態を示す信号線がバッファ方向制御部内のオアゲ
ート110,115に接続されており、A,Bのどちら
かにデータのイネーブル信号が送られると、バッファ1
05は論理パッケージが未実装のときのみ、バッファ1
06は常に、ゲートが開く。さらに、フリップフロップ
114,118のデータ入力にA側からの信号線が入力
されており、A,Bどちらかにデータのイネーブル信号
が送られたときのフリップフロップ114,118のデ
ータ入力の状態によりバッファ105,106の方向が
制御される。
その状態を示す信号線がバッファ方向制御部内のオアゲ
ート110,115に接続されており、A,Bのどちら
かにデータのイネーブル信号が送られると、バッファ1
05は論理パッケージが未実装のときのみ、バッファ1
06は常に、ゲートが開く。さらに、フリップフロップ
114,118のデータ入力にA側からの信号線が入力
されており、A,Bどちらかにデータのイネーブル信号
が送られたときのフリップフロップ114,118のデ
ータ入力の状態によりバッファ105,106の方向が
制御される。
【0020】データのイネーブル信号がアクティブでな
くなると、バッファ105,106のゲートは閉じる。
データ線のバッファ制御もデータのイネーブル信号によ
り行なう。従って、双方向バスの場合もワイアリングボ
ードの一つの収容コネクタC3には論理パッケージかバ
ッファパッケージのどちらか一方が接続されていれば通
信可能となる。
くなると、バッファ105,106のゲートは閉じる。
データ線のバッファ制御もデータのイネーブル信号によ
り行なう。従って、双方向バスの場合もワイアリングボ
ードの一つの収容コネクタC3には論理パッケージかバ
ッファパッケージのどちらか一方が接続されていれば通
信可能となる。
【0021】
【発明の効果】以上説明したように本発明は、各収容コ
ネクタに論理パッケージが収容されていないときには自
動的にバイパス路を形成するようにしているため、収容
コネクタが空いていても通信を行なうことが可能なワイ
アリングボードを提供することができる。
ネクタに論理パッケージが収容されていないときには自
動的にバイパス路を形成するようにしているため、収容
コネクタが空いていても通信を行なうことが可能なワイ
アリングボードを提供することができる。
【図1】本発明の一実施例にかかるワイアリングボード
のブロック図である。
のブロック図である。
【図2】本発明の他の実施例にかかるワイアリングボー
ドのブロック図である。
ドのブロック図である。
【図3】従来のワイアリングボードのブロック図であ
る。
る。
1…ワイアリングボード 2,3…バッファパッケージ 2…バッファパッケージ 4,5…論理パッケージ 7,8,9…バッファ 15…バッファパッケージイネーブル信号線 101…ワイアリングボード 102…バッファパッケージ 103…論理パッケージ C1,C2,C3…収容コネクタ
Claims (2)
- 【請求項1】 論理パッケージを着脱可能に収容する収
容コネクタを複数個だけ備えて各収容コネクタに収容さ
れた論理パッケージを直列に接続せしめるワイアリング
ボードにおいて、 上記収容コネクタに論理パッケージが収容されているか
否かを判断する判断手段と、 この判断手段により上記収容コネクタに論理パッケージ
が収容されていないと判断された場合には当該収容コネ
クタをバイパスする伝送路を形成するバイパス手段とを
具備することを特徴とするワイアリングボード。 - 【請求項2】 上記請求項1に記載のワイアリングボー
ドにおいて、上記バイパス手段を、ゲート回路で構成
し、上記判断手段を、上記収容コネクタに論理パッケー
ジが収容されているときにこのゲート回路に信号通過を
許可せしめるゲート制御回路で構成したことを特徴とす
るワイアリングボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22490991A JPH0548607A (ja) | 1991-08-09 | 1991-08-09 | ワイアリングボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22490991A JPH0548607A (ja) | 1991-08-09 | 1991-08-09 | ワイアリングボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0548607A true JPH0548607A (ja) | 1993-02-26 |
Family
ID=16821060
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22490991A Pending JPH0548607A (ja) | 1991-08-09 | 1991-08-09 | ワイアリングボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0548607A (ja) |
-
1991
- 1991-08-09 JP JP22490991A patent/JPH0548607A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5418911A (en) | Data path switch method and apparatus that provides capacitive load isolation | |
| EP0164495A2 (en) | Duplex cross-point switch | |
| CA2446983A1 (en) | Programmable logic device including programmable interface core and central processing unit | |
| US4843539A (en) | Information transfer system for transferring binary information | |
| US4177511A (en) | Port select unit for a programmable serial-bit microprocessor | |
| JPH0711787B2 (ja) | デ−タ処理装置 | |
| US6580288B1 (en) | Multi-property microprocessor with no additional logic overhead to shared pins | |
| JP2952521B2 (ja) | コンピユータグラフイツクス用のバスインターフエイス制御装置 | |
| JPH0548607A (ja) | ワイアリングボード | |
| JP3574061B2 (ja) | プロセッサ・バス構造 | |
| JPS6361697B2 (ja) | ||
| JPS6347106Y2 (ja) | ||
| KR100225517B1 (ko) | 전전자 교환기의 프로세서와 타임 슬롯 스위치간 이중화 알람 통신 장치 | |
| KR940003845B1 (ko) | 하위레벨 프로세서의 통화로계 버스 선택방법 | |
| JPS63111542A (ja) | 入出力装置選択方式 | |
| JP3310482B2 (ja) | マイクロコンピュータ | |
| JPS617968A (ja) | プログラム可能なステータス・レジスタ装置 | |
| JPS58125124A (ja) | パラレルバス制御装置 | |
| JP3564495B2 (ja) | セル間のメッセージ通信方法 | |
| JPS6315625B2 (ja) | ||
| JPH0424741B2 (ja) | ||
| JP2671829B2 (ja) | クロック切替回路 | |
| JPS6072318A (ja) | 論理lsi | |
| JPH10105287A (ja) | 拡張ボードの接続方式 | |
| CS200902B1 (cs) | Zapojení pro distribuci dat mezi pamětí a více vnějšími bloky |