JPH0548628B2 - - Google Patents
Info
- Publication number
- JPH0548628B2 JPH0548628B2 JP59162087A JP16208784A JPH0548628B2 JP H0548628 B2 JPH0548628 B2 JP H0548628B2 JP 59162087 A JP59162087 A JP 59162087A JP 16208784 A JP16208784 A JP 16208784A JP H0548628 B2 JPH0548628 B2 JP H0548628B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- metal plate
- semiconductor element
- hole
- electric circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
- H10W70/68—Shapes or dispositions thereof
- H10W70/6875—Shapes or dispositions thereof being on a metallic substrate, e.g. insulated metal substrates [IMS]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
- H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Insulated Metal Substrates For Printed Circuits (AREA)
Description
【発明の詳細な説明】
（発明の属する技術分野）
本発明は半導体素子搭載用パツケージの改良に
関する。
関する。
（従来技術とその問題点）
従来、半導体素子をプリント配線板上に搭載す
るには、セラミツク製のチツプキヤリアもしくは
セラミツク製のパツケージを介して搭載する方法
が一般的であつた。
るには、セラミツク製のチツプキヤリアもしくは
セラミツク製のパツケージを介して搭載する方法
が一般的であつた。
しかし一般的に使用されている高アルミナ質セ
ラミツク（以下セラミツクとする）は誘電率が約
９と高くことため近年の演算速度の超高速化にお
いては信号遅れが大きいため好ましい材料ではな
かつた。
ラミツク（以下セラミツクとする）は誘電率が約
９と高くことため近年の演算速度の超高速化にお
いては信号遅れが大きいため好ましい材料ではな
かつた。
一方ガラスエポキシ配線板は誘導率が５程度で
配線の浮遊容量による信号波形のくずれはセラミ
ツクより少ないもののセラミツクに比べ耐熱性が
低い、熱伝導率が低い、という欠点を有しており
実装の高密度化には限界があつた。
配線の浮遊容量による信号波形のくずれはセラミ
ツクより少ないもののセラミツクに比べ耐熱性が
低い、熱伝導率が低い、という欠点を有しており
実装の高密度化には限界があつた。
上記の他にシリコンチツプをプリント配線板上
に直接搭載する方法も試みられているがチツプキ
ヤリアを介したものが殆んどであり入出力の端子
数が多いものはピングリツドアレイ型パツケージ
となり前述のセラミツクに起因する欠点はさけら
れない。
に直接搭載する方法も試みられているがチツプキ
ヤリアを介したものが殆んどであり入出力の端子
数が多いものはピングリツドアレイ型パツケージ
となり前述のセラミツクに起因する欠点はさけら
れない。
また半導体素子が配線板の電気信号により誤動
作するのでアース回路を設けなければならない。
しかし上記のような配線板ではすべての回路に対
してそれぞれ別個にアース回路を設けなければな
らないという欠点があつた。
作するのでアース回路を設けなければならない。
しかし上記のような配線板ではすべての回路に対
してそれぞれ別個にアース回路を設けなければな
らないという欠点があつた。
（発明の目的）
本発明はこれらの欠点のない半導体素子搭載用
パツケージを提供することを目的とするものであ
る。
パツケージを提供することを目的とするものであ
る。
（発明の構成）
本発明者らは上記の欠点について種々検討した
結果、半導体素子搭載用パツケージの構造を下記
の如く金属板の半導体素子を搭載する部分および
蓋を接合する部分以外の部分に貫通孔を設け、こ
の貫通孔および半導体素子を搭載する部分並びに
蓋を接合する部分を除く金属板の表面に形成され
たガラスエポキシ複合材料からなる絶縁層、かつ
前記表面の絶縁層上に形成された電気回路、前記
貫通孔に形成された絶縁層には金属板と絶縁され
前記電気回路と導通するよう絶縁層を貫通して形
成された導電層および金属板と導通するよう絶縁
層を貫通して形成された導電層、該それぞれの導
電層と接して挿入固着された接続ピン、金属板に
接合された蓋とからなる構造としたところ、誘電
率が５程度で、耐熱性および熱伝導率がガラスエ
ポキシ配線板に比べ高く、高発熱密度の素子も搭
載可能であることが確認された。また配線板の電
気信号による誤動作が生じないことも確認され
た。
結果、半導体素子搭載用パツケージの構造を下記
の如く金属板の半導体素子を搭載する部分および
蓋を接合する部分以外の部分に貫通孔を設け、こ
の貫通孔および半導体素子を搭載する部分並びに
蓋を接合する部分を除く金属板の表面に形成され
たガラスエポキシ複合材料からなる絶縁層、かつ
前記表面の絶縁層上に形成された電気回路、前記
貫通孔に形成された絶縁層には金属板と絶縁され
前記電気回路と導通するよう絶縁層を貫通して形
成された導電層および金属板と導通するよう絶縁
層を貫通して形成された導電層、該それぞれの導
電層と接して挿入固着された接続ピン、金属板に
接合された蓋とからなる構造としたところ、誘電
率が５程度で、耐熱性および熱伝導率がガラスエ
ポキシ配線板に比べ高く、高発熱密度の素子も搭
載可能であることが確認された。また配線板の電
気信号による誤動作が生じないことも確認され
た。
本発明は金属板の半導体素子を搭載する部分お
よび蓋を接合する部分以外の部分に設けられた貫
通孔、この貫通孔および半導体素子を搭載する部
分並びに蓋を接合する部分を除く金属板の表面に
形成されたガラスエポキシ複合材料からなる絶縁
層、かつ前記表面の絶縁層上に形成された電気回
路、前記貫通孔に形成された絶縁層には金属板と
絶縁され前記電気回路と導通するよう絶縁層を貫
通して形成された導電層および金属板と導通する
よう絶縁層を貫通して形成された導電層、該それ
ぞれの導電層と接して挿入固着された接続ピン、
金属板に接合された蓋とからなる半導体素子搭載
用パツケージに関する。
よび蓋を接合する部分以外の部分に設けられた貫
通孔、この貫通孔および半導体素子を搭載する部
分並びに蓋を接合する部分を除く金属板の表面に
形成されたガラスエポキシ複合材料からなる絶縁
層、かつ前記表面の絶縁層上に形成された電気回
路、前記貫通孔に形成された絶縁層には金属板と
絶縁され前記電気回路と導通するよう絶縁層を貫
通して形成された導電層および金属板と導通する
よう絶縁層を貫通して形成された導電層、該それ
ぞれの導電層と接して挿入固着された接続ピン、
金属板に接合された蓋とからなる半導体素子搭載
用パツケージに関する。
本発明において使用される金属板は、銅、アル
ミニウムなど熱伝導性にすぐれたものが好ましい
が、搭載する半導体素子の大きさにより、熱膨張
係数の不一致に起因する不都合が発生する場合に
はコバール、４２合金など半導体素子と熱膨張係
数が近似する金属材料を使用することが好まし
い。またその金属板の厚さは特に制限はないが、
放熱の効果を考慮して0.3〜2.5mm程度のものを用
いることが好ましい。
ミニウムなど熱伝導性にすぐれたものが好ましい
が、搭載する半導体素子の大きさにより、熱膨張
係数の不一致に起因する不都合が発生する場合に
はコバール、４２合金など半導体素子と熱膨張係
数が近似する金属材料を使用することが好まし
い。またその金属板の厚さは特に制限はないが、
放熱の効果を考慮して0.3〜2.5mm程度のものを用
いることが好ましい。
絶縁材料は、一般にプリント配線板に使用され
るガラスエポキシ複合材料が用いられ、詳しくは
ガラス布、ガラス不織布、ガラスチヨツプ、ガラ
ス粉末などが単独あるいは組み合わされてエポキ
シ樹脂組成物と併用したガラスエポキシ複合材料
が用いられる。特に貫通孔内を充てんするには、
ガラス布、ガラス不織布よりガラスチヨツプ又は
ガラス粉末などとエポキシ樹脂組成物とを併用し
た絶縁材料を使用するのが好ましい。貫通孔以外
に形成する絶縁層の厚さについては特に制限はな
い。
るガラスエポキシ複合材料が用いられ、詳しくは
ガラス布、ガラス不織布、ガラスチヨツプ、ガラ
ス粉末などが単独あるいは組み合わされてエポキ
シ樹脂組成物と併用したガラスエポキシ複合材料
が用いられる。特に貫通孔内を充てんするには、
ガラス布、ガラス不織布よりガラスチヨツプ又は
ガラス粉末などとエポキシ樹脂組成物とを併用し
た絶縁材料を使用するのが好ましい。貫通孔以外
に形成する絶縁層の厚さについては特に制限はな
い。
金属板に設ける貫通孔の直径と導電層とにおけ
る内径同士のクリアランスは、約0.05mm以上ある
ことが好ましく、0.1mm以上あればさらに好まし
い。
る内径同士のクリアランスは、約0.05mm以上ある
ことが好ましく、0.1mm以上あればさらに好まし
い。
金属板と導通する導体層は接続ピンを接続して
アースをとるため配設されるもので、少なくとも
１箇所は必要であるがあまり数多く配設する必要
はない。また金属板と導通する導体層は表面の絶
縁層に形成される電気回路とは絶縁されるのが通
常であるが、電気回路の設計上必要に応じて導通
される。
アースをとるため配設されるもので、少なくとも
１箇所は必要であるがあまり数多く配設する必要
はない。また金属板と導通する導体層は表面の絶
縁層に形成される電気回路とは絶縁されるのが通
常であるが、電気回路の設計上必要に応じて導通
される。
接続ピンは、信号接続ピンとして用いるもので
あるが特殊なものは必要とせず、従来公知のもの
例えばコバール、42合金、52合金等が用いられ、
その長さについても特に制限はなく金属板に接合
する蓋と接触しない長さのものでかつ配線板の厚
さよりも長いものを使用することが好ましい。
あるが特殊なものは必要とせず、従来公知のもの
例えばコバール、42合金、52合金等が用いられ、
その長さについても特に制限はなく金属板に接合
する蓋と接触しない長さのものでかつ配線板の厚
さよりも長いものを使用することが好ましい。
また接続ピンは、端子を半導体素子搭載側に位
置するよう導電層に挿入固着することが好まし
い。
置するよう導電層に挿入固着することが好まし
い。
さらに接続ピンは、挿入固着後気密接合する事
が好ましく、気密接合する方法としては融点が
150℃以上、400℃未満のろう材を用いて再溶融に
より気密接合することが好ましい。
が好ましく、気密接合する方法としては融点が
150℃以上、400℃未満のろう材を用いて再溶融に
より気密接合することが好ましい。
なお上記で説明した配線板とは金属板に絶縁
層、導電層、電気回路等を形成し、導電層に接続
ピンを挿入固着した状態のものを示す。
層、導電層、電気回路等を形成し、導電層に接続
ピンを挿入固着した状態のものを示す。
蓋を接合する部分とは金属板の側面又は縁若し
くは側面と縁の両方を示し、蓋は半導体素子を搭
載し、かつ接続ピンの端子と電気回路とを接続し
た後気密接合される。接合方法については特に制
限はないが、ろう材を用いて接合する方法が最も
好ましく、使用するろう材は融点が150℃以上、
400℃未満のものを使用することが望ましく例え
ばSn、Pbを主成分とするはんだ材料などが再溶
融による接合が行なえるので好ましい。
くは側面と縁の両方を示し、蓋は半導体素子を搭
載し、かつ接続ピンの端子と電気回路とを接続し
た後気密接合される。接合方法については特に制
限はないが、ろう材を用いて接合する方法が最も
好ましく、使用するろう材は融点が150℃以上、
400℃未満のものを使用することが望ましく例え
ばSn、Pbを主成分とするはんだ材料などが再溶
融による接合が行なえるので好ましい。
本発明における半導体素子搭載用パツケージに
は半導体素子、ネールヘツドピンの端子と電気回
路とを接合した部分などは含まない。
は半導体素子、ネールヘツドピンの端子と電気回
路とを接合した部分などは含まない。
（実施例）
以下実施例により本発明を説明する。
実施例 １
第１図に示すように所定の位置に所定の数だ
け、直径1.2mmの貫通孔（スルーホール）Ａ３を
設けた50×50mmの寸法で、厚さが1.0mmの銅板Ａ
１を従来公知のエボノール処理により亜酸化銅処
理をした。
け、直径1.2mmの貫通孔（スルーホール）Ａ３を
設けた50×50mmの寸法で、厚さが1.0mmの銅板Ａ
１を従来公知のエボノール処理により亜酸化銅処
理をした。
次に図示しないが、厚さ0.2mmのガラスエポキ
シ積層板用プリプレグ材料（以下プリプレグ材料
とする）を２×２mmの寸法に切断して前述の貫通
孔Ａ３上に置き、この後25×25mmの寸法で、厚さ
が５mmの銅板Ｂを前述の亜酸化銅処理した銅板Ａ
１の表側の表面の中央部２に乗せ、さらに上記と
同じ厚さのプリプレグ材料を50×50mmの寸法に切
断し、そしてその中央部分を25×25mmの寸法にく
り抜き、そのくり抜いた部分で前述の銅板Ｂをと
りまくように８枚積層し（一部は２×２mmの寸法
のプリプレグ材料上に重なる）、一方上記と同じ
厚さのプリプレグ材料を50×50mmの寸法に切断
し、それを銅板Ａ１の裏側の表面に８枚重ねて配
設し、銅板Ｂを圧着したままでプリプレグ材料を
120℃で１時間、さらに160℃で１時間、圧力２
Kg／cm2の条件で加熱、加圧せしめ、第２図に示す
ように貫通孔Ａ３内をプリプレグ材料で充填して
絶縁層４を形成すると共に側面５（縁）および銅
板Ｂを設置した部分以外の表面に厚さ1.0mmの絶
縁層４′を形成した。その後銅板Ｂを取り外し、
次いで第３図に示すように１箇所だけを除いて銅
板Ａ１に接しないように貫通孔Ａ３に形成した絶
縁層４の中央部を超硬ドリルで直径0.6mmの貫通
孔Ｂ１１を新たに設けると共に残りの１箇所を上
記と同じドリルを用いて一部が金属板Ａ１に接す
る部分が生じるように貫通孔Ａ３に形成した絶縁
層４に貫通孔Ｃ１２（絶縁層４の一部は残存す
る）を設け、その後第４図に示すように一般にア
デイテイブ法と呼ばれる銅導体回路形成法により
貫通孔Ｃ１２の端部周辺を除いた他の部分の表面
に形成した絶縁層４′上に電気回路６を形成し、
また貫通孔Ｂ１１および貫通孔Ｃ１２には導電層
７および８をそれぞれ配設して貫通孔Ｂ１１のみ
に配設した導電層７を前記電気回路６と導通させ
た。
シ積層板用プリプレグ材料（以下プリプレグ材料
とする）を２×２mmの寸法に切断して前述の貫通
孔Ａ３上に置き、この後25×25mmの寸法で、厚さ
が５mmの銅板Ｂを前述の亜酸化銅処理した銅板Ａ
１の表側の表面の中央部２に乗せ、さらに上記と
同じ厚さのプリプレグ材料を50×50mmの寸法に切
断し、そしてその中央部分を25×25mmの寸法にく
り抜き、そのくり抜いた部分で前述の銅板Ｂをと
りまくように８枚積層し（一部は２×２mmの寸法
のプリプレグ材料上に重なる）、一方上記と同じ
厚さのプリプレグ材料を50×50mmの寸法に切断
し、それを銅板Ａ１の裏側の表面に８枚重ねて配
設し、銅板Ｂを圧着したままでプリプレグ材料を
120℃で１時間、さらに160℃で１時間、圧力２
Kg／cm2の条件で加熱、加圧せしめ、第２図に示す
ように貫通孔Ａ３内をプリプレグ材料で充填して
絶縁層４を形成すると共に側面５（縁）および銅
板Ｂを設置した部分以外の表面に厚さ1.0mmの絶
縁層４′を形成した。その後銅板Ｂを取り外し、
次いで第３図に示すように１箇所だけを除いて銅
板Ａ１に接しないように貫通孔Ａ３に形成した絶
縁層４の中央部を超硬ドリルで直径0.6mmの貫通
孔Ｂ１１を新たに設けると共に残りの１箇所を上
記と同じドリルを用いて一部が金属板Ａ１に接す
る部分が生じるように貫通孔Ａ３に形成した絶縁
層４に貫通孔Ｃ１２（絶縁層４の一部は残存す
る）を設け、その後第４図に示すように一般にア
デイテイブ法と呼ばれる銅導体回路形成法により
貫通孔Ｃ１２の端部周辺を除いた他の部分の表面
に形成した絶縁層４′上に電気回路６を形成し、
また貫通孔Ｂ１１および貫通孔Ｃ１２には導電層
７および８をそれぞれ配設して貫通孔Ｂ１１のみ
に配設した導電層７を前記電気回路６と導通させ
た。
次に第５図に示すように各導電層７および８に
接するように貫通孔Ｂ１１および貫通孔Ｃ１２内
に直径が0.58mmで一方の端部をくぎの頭状に加工
した長さ６mmの52合金のネールヘツドピン９を下
部から挿入し、そして端子を表側の表面に露出さ
せた後半田１０で接続し、このうち銅板Ａ１と導
通するネールヘツドピン９を１本アース回路とし
た第５図に示す半導体素子搭載用配線板を得た。
接するように貫通孔Ｂ１１および貫通孔Ｃ１２内
に直径が0.58mmで一方の端部をくぎの頭状に加工
した長さ６mmの52合金のネールヘツドピン９を下
部から挿入し、そして端子を表側の表面に露出さ
せた後半田１０で接続し、このうち銅板Ａ１と導
通するネールヘツドピン９を１本アース回路とし
た第５図に示す半導体素子搭載用配線板を得た。
この半導体素子搭載用配線板の誘電率は、5.1
でガラスエポキシ配線板とほぼ同一で、また半導
体素子を搭載する部分の熱伝導率は、0.92cal／
cm・秒・℃で半導体素子の発生する熱を裏面に放
熱することができた。また配線板の電気信号によ
る誤動作は見られなかつた。
でガラスエポキシ配線板とほぼ同一で、また半導
体素子を搭載する部分の熱伝導率は、0.92cal／
cm・秒・℃で半導体素子の発生する熱を裏面に放
熱することができた。また配線板の電気信号によ
る誤動作は見られなかつた。
次に第６図に示すように前記で得た半導体素子
搭載用配線板の中央部（絶縁層を形成していない
部分）に半導体素子１５を搭載後、直径50μｍ
（φ）のアルミニウム線１６を超音波ボンダーを
用いてボンデイングして前記のネールヘツドピン
９の端子と電気回路６とを接続し、さらにネール
ヘツドピン９と貫通孔Ｂおよび貫通孔Ｃに配設し
た導電層７および８とを融点が182℃のSn：Pb＝
63：37（重量比）はんだ１７を用いて気密接合し
た。この後内径が50.5×50.5mmで高さが５mm、肉
厚0.5mmの銅製の蓋１３を銅板Ａの側面５に融点
が182℃のSn：Pb＝63：37（重量比）はんだ１４
を用いて接合した。このようにすることにより半
導体素子搭載用パツケージに前記の半導体素子１
５、ネールヘツドピン９の端子と電気回路６とを
接続した部分などを気密封止することができる。
気密封止して得られたものが半導体装置である。
搭載用配線板の中央部（絶縁層を形成していない
部分）に半導体素子１５を搭載後、直径50μｍ
（φ）のアルミニウム線１６を超音波ボンダーを
用いてボンデイングして前記のネールヘツドピン
９の端子と電気回路６とを接続し、さらにネール
ヘツドピン９と貫通孔Ｂおよび貫通孔Ｃに配設し
た導電層７および８とを融点が182℃のSn：Pb＝
63：37（重量比）はんだ１７を用いて気密接合し
た。この後内径が50.5×50.5mmで高さが５mm、肉
厚0.5mmの銅製の蓋１３を銅板Ａの側面５に融点
が182℃のSn：Pb＝63：37（重量比）はんだ１４
を用いて接合した。このようにすることにより半
導体素子搭載用パツケージに前記の半導体素子１
５、ネールヘツドピン９の端子と電気回路６とを
接続した部分などを気密封止することができる。
気密封止して得られたものが半導体装置である。
次に気密封止して得た半導体装置をプレツシヤ
ークラツカー試験機で120℃、２気圧（ゲージ圧）
の条件で500時間試験したが、アルミニウム線１
６の腐食は見られなかつた。
ークラツカー試験機で120℃、２気圧（ゲージ圧）
の条件で500時間試験したが、アルミニウム線１
６の腐食は見られなかつた。
実施例 ２
金属板として寸法が50×50mm、圧さが0.5mmで
表面をサンドブラストにて7.5±2.5μｍの表面粗
さに加工した後ニツケルメツキを2μｍの厚さに
施したコバール板を使用し、そしてコバール板の
縁１mmに絶縁層を形成しないで露出させ、かつ電
気回路の形成および導電層の配設をテンテイング
法と呼ばれる銅導体回路形成法で行なつた以外は
実施例１と同じ方法で半導体素子搭載用配線板を
得た。
表面をサンドブラストにて7.5±2.5μｍの表面粗
さに加工した後ニツケルメツキを2μｍの厚さに
施したコバール板を使用し、そしてコバール板の
縁１mmに絶縁層を形成しないで露出させ、かつ電
気回路の形成および導電層の配設をテンテイング
法と呼ばれる銅導体回路形成法で行なつた以外は
実施例１と同じ方法で半導体素子搭載用配線板を
得た。
この半導体素子搭載用配線板の誘電率は5.0で
ガラスエポキシ配線板と同一で、また半導体素子
を搭載する部分の熱伝導率は、0.14cal／cm・
秒・℃でニツケル板の熱伝導率と近似した値を示
した。また配線板の電気信号による誤動作は見ら
れなかつた。
ガラスエポキシ配線板と同一で、また半導体素子
を搭載する部分の熱伝導率は、0.14cal／cm・
秒・℃でニツケル板の熱伝導率と近似した値を示
した。また配線板の電気信号による誤動作は見ら
れなかつた。
次に前記で得た半導体素子搭載用配線板の中央
部に半導体素子を搭載後、直径50μｍ（φ）のア
ルミニウム線を超音波ボンダーを用いてボンデイ
ングして前記のネールヘツドピンの端子と電気回
路とを接続した。この後内径が48×48mmで高さが
５mm、肉厚0.5mmでつばの幅が１mmの銅製の蓋を
コバール板の縁に実施例１と同じはんだを用いて
接合した。この方法においても半導体素子搭載用
パツケージ内に前記の半導体素子、ネールヘツド
ピンの端子と電気回路とを接続した部分などを気
密封止することができる。気密封止して得られた
ものが半導体装置である。
部に半導体素子を搭載後、直径50μｍ（φ）のア
ルミニウム線を超音波ボンダーを用いてボンデイ
ングして前記のネールヘツドピンの端子と電気回
路とを接続した。この後内径が48×48mmで高さが
５mm、肉厚0.5mmでつばの幅が１mmの銅製の蓋を
コバール板の縁に実施例１と同じはんだを用いて
接合した。この方法においても半導体素子搭載用
パツケージ内に前記の半導体素子、ネールヘツド
ピンの端子と電気回路とを接続した部分などを気
密封止することができる。気密封止して得られた
ものが半導体装置である。
次に気密封止して得た半導体装置をプレツシヤ
ークラツカー試験機で120℃、２気圧（ゲージ圧）
の条件で500時間試験したがアルミニウム線の腐
食は見られなかつた。
ークラツカー試験機で120℃、２気圧（ゲージ圧）
の条件で500時間試験したがアルミニウム線の腐
食は見られなかつた。
以上の結果から実施例１および実施例２で得ら
れた半導体素子搭載用配線板の熱伝導率はガラス
エポキシ配線板の６×10-4cal／cm・秒・℃に比
べ著しく大きい値を示すことがわかる。
れた半導体素子搭載用配線板の熱伝導率はガラス
エポキシ配線板の６×10-4cal／cm・秒・℃に比
べ著しく大きい値を示すことがわかる。
（発明の効果）
本発明になる半導体素子搭載用パツケージは、
金属板の半導体素子を搭載する部分および蓋を接
合する部分以外の部分に設けられた貫通孔、この
貫通孔および半導体素子を搭載する部分並びに蓋
を接合する部分を除く金属板の表面に形成された
ガラスエポキシ複合材料からなる絶縁層、かつ前
記表面の絶縁層上に形成された電気回路、前記貫
通孔に形成された絶縁層には金属板と絶縁され前
記電気回路と導通するよう絶縁層を貫通して形成
された導電層および金属板と導通するよう絶縁層
を貫通して形成された導電層、該それぞれの導電
層と接して挿入固着された接続ピン、金属板に接
合された蓋とからなるので、誘電率、耐熱性およ
び熱伝導率に優れ、このため従来搭載不可能であ
つた高発熱密度の素子も搭載することができるな
どの効果を奏し、またアース回路も簡単に設ける
ことができ配線板の電気信号による誤動作も生じ
ない。
金属板の半導体素子を搭載する部分および蓋を接
合する部分以外の部分に設けられた貫通孔、この
貫通孔および半導体素子を搭載する部分並びに蓋
を接合する部分を除く金属板の表面に形成された
ガラスエポキシ複合材料からなる絶縁層、かつ前
記表面の絶縁層上に形成された電気回路、前記貫
通孔に形成された絶縁層には金属板と絶縁され前
記電気回路と導通するよう絶縁層を貫通して形成
された導電層および金属板と導通するよう絶縁層
を貫通して形成された導電層、該それぞれの導電
層と接して挿入固着された接続ピン、金属板に接
合された蓋とからなるので、誘電率、耐熱性およ
び熱伝導率に優れ、このため従来搭載不可能であ
つた高発熱密度の素子も搭載することができるな
どの効果を奏し、またアース回路も簡単に設ける
ことができ配線板の電気信号による誤動作も生じ
ない。
第１図、第２図、第３図、第４図及び第５図は
本発明の実施例における半導体素子搭載用パツケ
ージの製造工程を示す断面図並びに第６図は本発
明の実施例になる半導体素子搭載用パツケージに
半導体素子、ネールヘツドピンの端子と電気回路
とを接続した部分などを気密封止した状態を示す
断面図である。 符号の説明、１……銅板Ａ、２……中央部、３
……貫通孔Ａ、４，４′……絶縁層、５……側面、
６……電気回路、７……導電層、８……導電層、
９……ネールヘツドピン、１０……半田、１１…
…貫通孔Ｂ、１２……貫通孔Ｃ、１３……蓋、１
４……半田、１５……半導体素子、１６……アル
ミニウム線、１７……半田。
本発明の実施例における半導体素子搭載用パツケ
ージの製造工程を示す断面図並びに第６図は本発
明の実施例になる半導体素子搭載用パツケージに
半導体素子、ネールヘツドピンの端子と電気回路
とを接続した部分などを気密封止した状態を示す
断面図である。 符号の説明、１……銅板Ａ、２……中央部、３
……貫通孔Ａ、４，４′……絶縁層、５……側面、
６……電気回路、７……導電層、８……導電層、
９……ネールヘツドピン、１０……半田、１１…
…貫通孔Ｂ、１２……貫通孔Ｃ、１３……蓋、１
４……半田、１５……半導体素子、１６……アル
ミニウム線、１７……半田。
Claims (1)
- １ 金属板の半導体素子を搭載する部分および蓋
を接合する部分以外の部分に設けられた貫通孔、
この貫通孔および半導体素子を搭載する部分並び
に蓋を接合する部分を除く金属板の表面に形成さ
れたガラスエポキシ複合材料からなる絶縁層、か
つ前記表面の絶縁層上に形成された電気回路、前
記貫通孔に形成された絶縁層には金属板と絶縁さ
れ前記電気回路と導通するよう絶縁層を貫通して
形成された導電層および金属板と導通するよう絶
縁層を貫通して形成された導電層、該それぞれの
導電層と接して挿入固着された接続ピン、金属板
に接合された蓋とからなる半導体素子搭載用パツ
ケージ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16208784A JPS6140047A (ja) | 1984-07-31 | 1984-07-31 | 半導体素子搭載用パツケ−ジ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16208784A JPS6140047A (ja) | 1984-07-31 | 1984-07-31 | 半導体素子搭載用パツケ−ジ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6140047A JPS6140047A (ja) | 1986-02-26 |
| JPH0548628B2 true JPH0548628B2 (ja) | 1993-07-22 |
Family
ID=15747832
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16208784A Granted JPS6140047A (ja) | 1984-07-31 | 1984-07-31 | 半導体素子搭載用パツケ−ジ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6140047A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01160043A (ja) * | 1987-12-16 | 1989-06-22 | Ibiden Co Ltd | 電子部品塔載用基板の製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53111472A (en) * | 1977-03-01 | 1978-09-29 | Fujitsu Ltd | Printed circuit board |
| JPS5745957A (en) * | 1980-09-02 | 1982-03-16 | Matsushita Electric Ind Co Ltd | Circuit substrate and manufacture thereof |
-
1984
- 1984-07-31 JP JP16208784A patent/JPS6140047A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6140047A (ja) | 1986-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4965654A (en) | Semiconductor package with ground plane | |
| JP3704864B2 (ja) | 半導体素子の実装構造 | |
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| JP3335227B2 (ja) | 集積回路実装システム | |
| US5227583A (en) | Ceramic package and method for making same | |
| JPH07114248B2 (ja) | 電子装置パッケージおよびその作製方法 | |
| US5406120A (en) | Hermetically sealed semiconductor ceramic package | |
| US4731700A (en) | Semiconductor connection and crossover apparatus | |
| JPS6146061B2 (ja) | ||
| JPH0548628B2 (ja) | ||
| JPH0645504A (ja) | 半導体装置 | |
| JPH0358537B2 (ja) | ||
| JPS6140046A (ja) | 半導体素子搭載用パツケ−ジ | |
| JPS6129192A (ja) | 半導体素子搭載用配線板 | |
| JPS6163079A (ja) | 半導体素子搭載用配線板 | |
| JP2515671Y2 (ja) | 半導体素子収納用パッケージ | |
| JPS6118157A (ja) | 半導体装置 | |
| JPS6113687A (ja) | 半導体素子搭載用配線板 | |
| JPS6163080A (ja) | 半導体素子搭載用配線板の製造法 | |
| JPS638621B2 (ja) | ||
| JPS63226950A (ja) | 電子回路モジユ−ル | |
| JPS6113686A (ja) | 半導体素子搭載用配線板 | |
| JP2592869Y2 (ja) | 混成ｉｃ装置 | |
| JPH0514514Y2 (ja) | ||
| JPS6142988A (ja) | 半導体素子搭載用配線板 |