JPH05501637A - テープを接着された電子装置を収容する方法および使用される包装体 - Google Patents
テープを接着された電子装置を収容する方法および使用される包装体Info
- Publication number
- JPH05501637A JPH05501637A JP3500517A JP50051791A JPH05501637A JP H05501637 A JPH05501637 A JP H05501637A JP 3500517 A JP3500517 A JP 3500517A JP 50051791 A JP50051791 A JP 50051791A JP H05501637 A JPH05501637 A JP H05501637A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- package
- component
- electronic device
- base component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
- H10W76/60—Seals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/22—Arrangements for cooling characterised by their shape, e.g. having conical or cylindrical projections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
- Y10T156/10—Methods of surface bonding and/or assembly therefor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49121—Beam lead frame or beam lead device
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。
Description
【発明の詳細な説明】
テープを接着された電子装置を収容する方法および使用される包装体
本発明は広い応用範囲を有するか、特に集積回路装置を収容するための金属包装
体の組立に適している。さらに詳しくは、本発明は半導体装置を接着によって封
止された金属包装体内に収容する方法に関する。
通常、集積回路装置は、例えばシリコン、ゲルマニラに形成された回路を有する
概ね矩形構造になされる。この表面の周囲に沿って、この装置を外部回路に電気
的に相互接続するための入力/出力パッドか配置されるようになっている。
このような半導体装置は湿気および機械的損傷を受けないように保護される必要
がある。この保護は包装体によって与えられる。この包装体は、半導体装置と外
部回路との間で電気信号を送るための導電装置をさらに含ん通常、この導電装置
はリードフレームである。リードフレームは、銅または鉄・ニッケル基合金のよ
うな導電性金属または合金で形成される。これの厚さは通常約0.25mm(0
,010インチ)であるか、約0.13mm(0,005インチ)〜約0.51
mm(0,020インチ)の厚さも使用される。リードフレームは、多数のリー
ド線を含むように刻印加工またはエツチング加工される。これらのリード線は、
接合ワイヤによって半導体装置の入力/出力パッドに相互接続されている。
金属刻印加工規則は、リード線間の距離がリード線の厚さよりも遥かに小さくは
できないことを規定している。
0.25mm(0,010インチ)の金属帯片材料から形成されたリードフレー
ムに対しては、リード線の最小ピッチは、0.25mm(0,010インチ)の
間隔にて離隔された0、25mm(0,010インチ)幅のリード線により作ら
れて約0.51m+n(0,020インチ)である。このような間隔の制限によ
って、通常のDIP (二重インライン)リードフレームは最大約64のリード
線を含んでいる。全ての4つの側辺から装置に達するようになされているリード
線を有するカド・リードフレームは約250のリード線を含んでいる。装置がさ
らに複雑になるにつれて、さらに多数の入力/出力パッドが要求される。数百箇
所が必要な場合には、通常リードフレームでは満足でなくなる。
リード線の密度を増加させる1つの方法は、テープの使用によって自動操作され
た接合(TABIJ−ドフレームを使用することである。このTABリードフレ
ームは、バーンズ氏に付与された米国特許第4.209,355号およびガース
キー氏に付与された米国特許第4゜234.666号に開示されている。TAB
リードフレームには3つの一般的な形態かある。第1のものは単一層、すなわち
全金属構造である。第2のものは誘電体の裏打ちを育する金属層を含む2層構造
である。3層構造は誘電体の裏打ちに接着剤によって接合された金属層を含んで
いる。スプロケット孔のような整合装置がリード線の正確な位置決めを与えるよ
うになっている。
金属箔層(または多金属層のリードフレームに対する層)が誘電体支持層に接合
されている。この誘電体支持層は、通常、デュポン社によって製造されるカプト
ンのようなポリイミドである。この箔はホトリトグラフィー技術によって多数の
リード線の形状のパターンを与えられる。簡単に言うと、この方法は耐感光体(
レジスト)を箔の上に付与することを要する。所望の回路のパターンを形成する
マスクがこの抵抗体の上に置かれる。マスクによって遮蔽されない面積部分が光
源に対して露出される。この光抵抗体(光レジスト)は露出された領域を第1の
溶剤に対して抵抗を有するように重合させる。重合されなかった光対抗体はこの
第1の溶剤に溶解させることによって除去される。次に、露出された金属箔は適
当な酸または複数の酸の組合せを使用してエツチングされ、その下にあるキャリ
ヤ一層が露出される。
酸のエツチング剤を洗浄除去した後で、第2の溶剤が、重合された抵抗体を溶解
によって除去して支持層によって支持された所望のリード線パターン形状の金属
回路の軌跡を残すようになされる。このようなホトリトグラフィー法は、この技
術分野で公知の陽性または陰性光レジストの何れかを使用できる。
金属箔層は非常に薄く、低い内部抵抗しか有していない。銅または高い導電性の
銅合金を使用するのが望ましい。この箔は約rAcs I 00%(純銅か10
0%の値を有するようになされている国際焼銅鋼標準)の導電性を有しなければ
ならない。
銅箔層の厚さは、約0.013mm〜約0.15mm(0゜0005〜0.00
6インチ)である。通常、箔の厚さは約0. 018mm (1/2オンスの鋼
として知られている0、000フインチ)〜約0.071mm(2オンスの銅と
して知られている0、0028インチ)である。
銅箔は、通常のリードフレームよりも遥かに薄(、誘電体層によって支持されて
いるから、遥かに微細な幾何学的形状が得られる。
ホトリトグラフィー技術では、0.051mm(0,002インチ)の間隔を有
する0、051mm(0,002インチ)のリード線を容易に製造できる。
TABリードフレームによって得られるリード線密度は、通常のリードフレーム
によって得られるリード線密度よりも遥かに大きい。
T A B l−ドフレームは、箔の内側リード線を入力/出力パッドに接合す
ることによって電子装置に電気的に相互接続される。この接合は、熱音波法(サ
ーモソニック)または熱圧着法による。この接合は単一点で行われるか、または
多数点の同時群接合によって行われる。その後で、電子装置と内側リード線部分
か包装体内に収容され、必要な耐環境性と機械的な保護を与えられる。
包装体を組立てる1つの方法は、「チップ・オン・テープ」として知られている
。この方法では、電子装置がTABリードフレームの内側リード線に接着される
ようになっている。次いで、電子装置と内側リード線かエポキシ樹脂内にモール
ド成形することによって包囲される。
チップ・オン・テープ包装体は、タキーア氏その他に付与された米国特許第4,
684,975号およびサンクハゴウィット氏に付与された米国特許第4,70
1,781号に開示されている。
これと異なり、チップ・オン・テープ組立体はセラミックの包装体内にも封止さ
れる。電子装置と接合された内側リード線は、セラミック基体とキャップ内に封
止される。
モールド成形されたプラスチックおよびセラミックテープ包装体に伴う欠点は熱
放散が少ないことである。電子装置を電流か通ると、熱か発生する。電子装置が
複雑になる程、熱の発生が大きい。電子装置から熱を取去る装置が設けられねば
ならない。作動温度の、各10″Cの上昇毎に電子装置の有効寿命は50%だけ
減少される。
熱発生問題に対処した1つのテープ包装体は、バット氏に対する米国特許第4,
607,276号である。この特許は、電子装置と内側リード線か共に封止ガラ
ス内に封止されるようになされたベースおよびカバー内に封止されるチップ・オ
ン・テープの形態を開示している。
熱伝導率を最大になすために、この包装体ベースとカバー構成要素は、ガラスで
封止可能な63800の如き銅合金で製造され得るか、この63800はプライ
ヤー代地に付与された米国特許第3,676.292号に記載されているように
、銅95.0重量%、アルミニウム2.8重量%、シリコン1.8重量%および
コバルト0.4重量%なる公称組成を存する。
軽量の接着剤て封止された包装体はマフリカー民地による米国特許第4,939
,316号に記載されている。
この特許は少なくとも大気に露出される面を陽極酸化されているアルミニウム基
合金の包装体構成要素を開示している。
現在まで、TABリードフレームに電気的に相互接続された電子装置を陽極酸化
されたアルミニウム包装体構成要素内に収容する方法を提案した者はいなかった
。
従って、本発明の目的は、TABリードフレームに電気的に相互接続された電子
装置を収容するための、軽量で、かつ接着により封止された包装体の組立方法を
提供することである。本発明の特徴は、この包装体が別々のベースとカバー構成
要素を含んでいることである。本発明の利点は、包装体の重量を最小限にし、熱
放散を最大限にするために、ベース構成要素またはカバー構成要素の何れがか電
子装置に接触するようになされ、アルミニウムまたはアルミニウム基合金によっ
て製造されていることである。本発明の包装体のさらに他の利点は、電子装置の
熱管理かモジュールまたはシステムのレベルでなく、チップのレベルにあること
である。本発明の包装体のさらに他の利点は、電子装置に対して卓越した機械的
な保護を与えることである。本発明の包装体のさらに他の利点は、この装置が封
止を行う前に電気的に試験を線法が提供される。この方法は、多数のリード線を
有する導電性の相互接続テープを形成することを含んでいる。
これらのリード線は、それぞれ内側リード線部分および外側リード線部分を有す
る。電子装置は、各内側リード線部分に接合される。電子装置および内側リード
線部分は、ベース構成要素とカバー構成要素の間に配置され、相互接続テープの
外側リード線部分の少な(とも一部分がベース構成要素とカバー構成要素を超え
て伸長するようになされる。その後でベース構成要素がカバー構成要素に接合さ
れ、電子装置と内側リード線部分の両者を包囲するようになされる。
第1図は従来技術で知られているような相互接続テープの内側リード線に接着さ
れた電子装置の頂部平面図を示す。
第2図は本発明による電子装置を収容する方法を示す断面図を示す。
第3図は本発明の方法により製造された電子装置包装体の断面図を示す。
第1図は、頂部平面図にて従来技術で公知のようなチップ・オン・テープ組立体
10を示す。この組立体10は、誘電体層16によって支持された少なくとも1
つの導電性層14を有する相互接続テープ12を含んでいる。
この導電性の金属層14は、この技術分野で2層TABテープとして知られてい
る誘電体層16に直接に接合可能であり、またはこの技術分野で3層TABリー
ドフレームとして知られているように、接着剤層(図示せず)が誘電体層16を
導電性層14に接合するようになし得る。
この誘電体層16は何れかの可撓性の比導電性材料になし得る。このような材料
の1つは、前記カプトンのようなポリイミドである。導電性層I4は、銅のよう
な高導電性金属またはCll0(公称組成鋼99.90重量%および酸素最大0
.05%)のような希薄銅基台金である。誘電体層16は、一般に厚さ約0.0
25mm(0,001インチ)〜約0.13mm(0,005インチ)を存する
が、導電性層重4は、約0.013mm(0,0005インチ)〜約0.15m
m(0,006インチ)、望ましくは約0.018mm(0,000フインチ)
〜約0.07mm(0,0028インチ)の厚さを存する。
積層のような方法によって金属箔の層を接合する前に、各種形態が誘電体層16
に形成される。これらの形態は刻印加工、化学的エツチング、化学的ミリング加
工またはその他の適当な技術によって形成される。これらの形態は、スプロケッ
ト孔18、外側リード線窓20および特性窓22を含んている。
導電性金属層14は誘電体層16に接合され、ホトリトグラフィー技術によって
パターンを付されている。通常、前記形態はスプロケット孔I8、特性窓22お
よびリード線24を含んでいる。整合装置はスプロケット孔18として説明され
ているが、コンピューター補助リード線パターン認識装置のような他の割出し装
置もまた本発明の範囲内にある。リード線24は、外側リード線窓20の外縁部
26から特性窓22まで伸長している。内側リード線端部28は片持梁の状態で
特性窓22内に伸長している。
通常、ソリコン基半導体集積回路装置になされている電子装置32は相互接続テ
ープ12の内側リード線縁部28に電気的に相互接続されてチップ・オン・テー
プ組立体lOを形成するようになっている。電気的な相互接続は通常のTAB接
合によるのである。単一点接合および群接合の両者か熱音波装置または熱圧着装
置の何れかを使用して行われ得る。第2図の断面図にさらに明瞭に示されている
ように、内側リード線端部28は、電子装置32の入力/出力バッド34に接合
されている。この接合を容易にするために、この人力/出力パッド34は吹付け
による持上げられたアルミニウム隆起部になすことができる。これと異なり、内
側リード線端部28は、金または錫・鉛鑞付は隆起部を含むことができる。メッ
キされるか、またはメッキされない銅隆起部もまた含まれ得る。
第1図、第2図の両者を参照すれば、本発明の方法がさらに詳細に判る。ベース
構成要素36、カバー構成要素38が設けられている。これらベース構成要素、
カバー構成要素の周囲の寸法は外側リード線窓20によって決定される。これら
構成要素の周囲の寸法は、周囲寸法または境界寸法、すなわち長さおよび幅を示
す。これらのベース構成要素およびカバー構成要素の周囲寸法は、第1図に仮想
線で部分的に示されているように、外側リード線窓20の内側リード線の縁部の
線40によって規定される寸法にほぼ等しい。
第1の接着剤層のような第1の接着剤層42が相互接続テープ12とベース構成
要素36の間に配置される。
接着剤層になすのが望ましい第2の接着剤層43が相互接続テープ10とカバー
構成要素38の間に配置されている。これらの接合手段は誘電体材料として選択
されて、リード線24および金属または金属合金ベース構成要素36および(ま
たは)カバー構成要素38の間に電気的絶縁を与えるようになされねばならない
。もし、以下に詳細に説明されるように陽極酸化されたアルミニウムのような非
導電性の被覆層44か金属面に付与される場合には、接着剤を誘電体になすとい
う陽極条件が回避され得る。
重合体接着剤層42は、何れかの適当な誘電体支持層16の熱的劣化点よりも低
い硬化温度を有する熱可塑性または熱硬化性重合体樹脂になすことかできる。ポ
リイミド支持層に対しては、この温度は約225°Cである。
望ましい重合体接着層42はエポキシのような熱硬化性重合体樹脂である。通常
のエポキシの硬化サイクルは、約60分間、約り50℃〜約200℃に加熱する
ことである。
最大の接着幅は、′第1図に「W」として示されている内縁部の線40および特
性窓22の周囲の間の距離に等しい。さらに幅の狭い接着剤幅も使用できる。し
かし、リード線24を電気的に絶縁するために十分な接着剤が与えられなければ
ならない。
第2図に示されるように、チップ・オン・テープ組立体10は、ベース構成要素
36とカバー構成要素38の間に配置される。電子装置32は、ベース構成要素
36のほぼ中央に位置決めされる。ベース構成要素36は、空所45を含むこと
によって電子装置32を受入れるように示されているが、カバー構成要素38、
またはベース構成要素とカバー構成要素の両方に空所を形成することも本発明の
範囲内にある。さらに、これらの構成要素の何れも空所を含まないことも可能で
ある。第1の接着剤層42、第2の接着剤層43の厚さは電子装置32に対する
十分な場所を与える牟半衾場。
特性窓22および外側リード線窓20の間に配置される誘電体層16は、第1の
接着剤層42と第2の接着剤層43の間に配置される。リード線24および誘電
体層16の配置は、スプロケット孔18またはその他の割出し装置を使用して自
動化される。
第2図に示されるような1つの自動化された組立方法は、互いに対向するベース
構成要素36とカバー構成要素38を含み、これらのものの周囲か整合されるよ
うになされている。外側リード線窓の縁線40によって規定された外径および特
性窓22によって規定された内径を有する第1のエポキシリング接着剤層42は
、ベース構成要素36に取付けられる。同様の第2のエポキシリング接着剤層4
3はカバー構成要素38に取付けられる。
用語「取付け」は、この技術分野における普通の意味で使用され、すなわち接着
剤層を完全に硬化させないで取付けられることを示している。接着剤層を取付け
る1つの手段はベース構成要素36とカバー構成要素38の両者を約85℃の温
度に加熱することである。熱はこれらの構成要素を受入れて位置決めする加熱固
定具のような外部熱源によって与えられる。この取付は温度は、エポキシが完全
な硬化反応を開始しないでこれらの構成要素に固着するようになす。空気は一般
的にこれらの全ての組立作業に対して許容できる雰囲気である。酸化が問題にな
る場合には、窒素またはその他の中性または不活性ガスの保護覆いが使用され得
る。
次に、ベース構成要素とカバー構成要素か一緒に組合される。第1の接着剤層4
2は誘電体支持層16に取付けられる。第2の接着剤層43はリード線24およ
び誘電体支持層16の両者にリード線の間で取付けられる。
この取付は組立体は、次いで固定具の温度を上昇させ、または取付は組立体を硬
化炉に移送することによって硬化される。エポキシは、通常約150°C〜約2
00°Cである有効な硬化温度に加熱される。押圧力もまたさらに均一なエポキ
シの流れを生じさせるために与えられることができる。
硬化反応が完了すると、相互接続テープ10は、第1図に仮想線によって示され
ているように外側リード線窓20の外縁部26に沿って切断される。外側リード
線30は、組立られた包装体の周囲を越えて伸長し、外部の回路に対する接続を
行い得るようになされる。
本発明の組立方法の1つの利点は、包装体の組立か完了するまでは外側リード線
30が切断されないことである。連続的な加工方法が全体を通じて使用できる。
包装体の構成要素に対して帯片、リールまたは支持装置の形懇て、チップ・オン
・テープが与えられ得る。組立てられた包装体は硬化場所および同じ様式(フォ
ーマット)のリード線切断場所に移送されることかできる。ベース構成要素36
またはカバー構成要素38の何れかか電子装置32に接触されるようになすこと
が望ましい。このような直接接触は、内部に発生した熱放散を改善する。
熱の放散を最大になすために、電子装置32に接触させられる方の構成要素は金
属または金属合金で形成される。
他方の構成要素はセラミック、重合体または金属になすことができる。ベース構
成要素およびカバー構成要素はほぼ等しい熱膨張係数を有し、組立られた包装体
がバイメタル帯片のようには作動せず、熱サイクルの間に撓まないようにするこ
とが望ましい。
仕上げられた包装体は空所を含み、この空所かベース構成要素36またはカバー
構成要素38の形状に機械加工され、または第1のエポキシリング接着剤層42
および第2のエポキシリング接着層43の厚さによって成形され得る。集積回路
装置の電気的活性面はモールド成形されたプラスチックテープ包装体内にあるよ
うにして包装体と接触しないようになされる。その結果、加熱および冷却サイク
ルの間に包装体の構成要素が膨張し、または収縮する時に、僅かな機械的応力し
かチップに与えられない。
金属の包装体構成要素には、銅、アルミニウムおよびその合金のような高い熱伝
導率を有する金属か選ばれる。
アルミニウム基合金が選択されることが最も望ましい。
陽極酸化アルミニウム合金の熱伝導率は同様の銅基合金の熱伝導率とほぼ等しい
ように測定されている。アルミニウム合金の重量は銅の僅か60%である。この
ような重量における利点はまた、テープのリード線か支持しなければならない重
量を減少させる上で育利である。
包装体の腐食を最小限にするために、少なくとも外部環境に露出されるアルミニ
ウム合金包装体構成要素の表面は陽極酸化層44を被覆される。陽極酸化層44
は重合体接着剤層42と接触する表面に伸長され得る。陽極酸化層44は重合体
接着剤層およびアルミニウム合金包装体構成要素の間の接着力を増大させる。
もしも、包装体構成要素が銅、銅基合金またはその他の陽極酸化できない材料で
ある場合には、陽極酸化被覆層44はフレイン民地による米国特許第4,888
,449号に開示されている電解的に析出・付着されたニッケル被覆のような第
2の金属になすことができる。またC63800のような成る合金は本来的耐火
酸化被覆を形成でき、被覆層44がこのような内部的に形成された層を構成する
ことができる。
第3図は断面図として示された本発明の方法により組立られた電子装置包装体5
0を示している。この包装体50はベース構成要素36およびカバー構成要素3
8から成っている。相互接続テープIOから切断されたテープリードフレームが
ベース構成要素36およびカバー構成要素38の間でこれら両者に接合されてい
る。エポキシのような非導電性接着剤であることが望ましい第1の接着剤層42
および第2の接着剤層43が、リードフレームlOをベース構成要素およびカバ
ー構成要素の両者に接合している。
電子装置32は、上述のように予め内側リード線フィンガ一端部28に電気的に
相互接続されている。電子装置32は、ベース構成要素36およびカバー構成要
素38か共に封止された時に形成される空所52内に収容されている。電子装置
が入力/出力バッド34および内側リード線フィンガ一端部28の間の接着剤だ
けによって支持されて自由にこの空所52内て浮遊できるようになすことは本発
明の範囲内にある。さらに望ましい実施例は電子装置を包装体構成要素の1つに
接合する熱伝導性ダイ取付は装置54を使用している。
この熱伝導性ダイ取付は装置54は、電子装置が金属のベース構成要素36を通
って接地される場合には導電性になすことができる。この伝導性ダイ取付は装置
は錫・鉛、その他の錫基鑞付は合金または銀充填エポキシまたはポリイミドのよ
うな金属充填重合体のような低融鮮魚金属鑞付は材料になし得る。
もしも、電子装置32が金属のベース構成要素36から電気的に絶縁される場合
には、非導電性エポキシのような電気的絶縁ダイ取付は相対的が使用され得る。
エポキシは、熱伝導率を増加させるとともに接着剤の非導電性を維持するために
十分なだけ炭化ケイ素または窒化アルミニウムのような熱伝導性の電気抵抗を有
する粉末を一部分充填され得る。これと異なり、もしも陽極酸化されたアルミニ
ウムの包装体構成要素か上述のようにして使用される場合には、陽極酸化層(図
示せず)かベース構成要素36の接着面56に形成されて絶縁性を与えるように
なし得る。
ダイ取付は装置54は、包装体を組立てる前に包装体ベース構成要素内に付設(
デポジット)される。このダイ取付は装置54は、接着剤層42.43を封止す
るのに使用されるのと同じ温度で接合するような材料に選択されるのである。こ
のようにして、包装体か本発明の方法によって組立られると、チップが同時にベ
ース構成要素36の表面56に接合されるのである。
銅は若干の重合体接着剤を劣化させる触媒作用を行う。
2層または3層テープのテープリードフレーム10および第1の封止剤層42の
間の重合体層16は層を劣化させないように保護する。本発明の1実施例におい
ては、被覆層58が第2の封止剤層43と接触するテープリード線24の部分に
付設される。この被覆層58はエポキシとも銅とも反応しない何れかの材料にな
し得る。例えば、第2のポリイミド層か被覆層58を形成することかできる。こ
れと異なり、金、錫、ニッケルおよび錫・鉛のようなこれらの材料の合金のよう
なメッキ層か付設され得る。
外側リード線の端部30は、鑞付けを容易にするために通常包装体の組立の前に
メッキされる。メッキの施される区域を制御するためにメッキのマスクか使用さ
れる。
マスクの設計を変化させることによって、第2の打止剤層43に接触するリード
線24の部分が、外側のり一ト線のメッキを行う間に被覆を施され得る。これと
異なり、包装体は集積回路装置および内側リート線をメッキ溶液から保護するか
ら、外側リート線は包装体の組立に続いてメッキされ得る。
包装体50を通る熱伝達を増大させるために、フィン60かベース構成要素36
内に形成され得る。これらのフィン60はベース構成要素36の面積を増大させ
、対流によって除去される量を増大させる**毒ネ。
本明細書および図面は2層および3層のTABテープの形状で説明されたが、本
発明は単一の金属層の形態を使用する包装体の設計および組立方法に応用可能で
あって、このようなものを包含している。
本発明によって、上述の目的、装置および利点を完全に満足させる金属テープ包
装体の組立方法が提供される。
本発明はこれの特定の実施例との組合せにて説明されたが、多くの変形、修正お
よび変化か前述の説明によって当業者には容易であることが明らかである。従っ
て、請求の範囲の記載による精神および広い範囲内に入るこのような総ての変形
形態、修正形態および変化を包含することが企図されている。
FiG−1
補正書の翻訳文提出書 罎許法@184条の7第1項)口
Claims (1)
- 【特許請求の範囲】 1.電子装置(32)を収容させるための包装体(50)を組立てる方法におい て、 それぞれ片持梁の状態で中央に位置する窓(22)の廻りに伸長する内側リード 線端部(28)および外側リード線部分(30)を有する多数のリード線(24 )を有する導電性の相互接続テープ(12)を設け;それぞれの前記内側リード 線端部(28)を前記電子装置(32)上の入力/出力場所(34)に電気的に 接続し; 前記接着された電子装置(32)および相互接続テープ(12)をベース構成要 素(36)およびカバー構成要素(38)の間に配置して、それぞれの前記外側 リード線部分(30)の少なくとも一部分が前記ベース構成要素(36)および 前記カバー構成要素(38)を越えて伸長するようになし; 前記ベース構成要素(36)および前記カバー構成要素(38)の両者を前記相 互接続テープ(12)に接合によって封止して前記電子装置(32)を包囲させ る;以上の諸工程によって特徴づけられる方法。 2.前記ベース構成要素(36)が金属であって、前記カバー構成要素(38) が金属、セラミックおよび重合体より成る群から選ばれることを特徴とする請求 項1に記載された方法。 3.熱硬化性重合体が前記ベース構成要素(36)および前記カバー構成要素( 38)の両者を接合により封止するために選ばれることを特徴とする請求項2に 記載された方法。 4.前記熱硬化性重合体が、約200℃よりも低い硬化温度を有するエポキシで あるように選ばれることを特徴とする請求項3に記載された方法。 5.前記電子装置(32)が、ダイ取付け装置(54)によって前記ベース構成 要素(36)に接合されていることを特徴とする請求項3に記載された方法。 6.前記ダイ取付け装置(54)が、前記熱硬化性重合体の硬化温度に概ね等し い温度で接合するように選ばれることを特徴とする請求項5に記載された方法。 7.前記ダイ取付け装置(54)が、鑞付け材料、金属充填重合体接着剤および 金属充填封止ガラスより成る群から選ばれた熱伝導性材料であるように選ばれる ことを特徴とする請求項6に記載された方法。 8.前記ベース構成要素(36)が、銅、アルミニウムおよびこれらの合金より 成る群から選ばれることを特徴とする請求項7に記載された方法。 9.前記ベース構成要素(36)が、アルミニウム合金であるように選ばれて、 少なくとも大気に露出される面を陽極酸化するように選ばれることを特徴とする 請求項8に記載された方法。 10.前記陽極酸化層(44)がまた、前記ダイ装置(54)と前記ベース構成 要素(36)の間に配置されていることを特徴とする請求項9に記載された方法 。 11.前記カバー構成要素(38)が、アルミニウム合金であるように選ばれて 、少なくとも大気に露出される面を陽極酸化するように選ばれることを特徴とす る請求項10に記載された方法。 12.前記相互接続テープ(12)が、少なくとも1つの誘電体支持層(16) に接合された少なくとも1つの導電性銅または希釈銅合金層14を含んでいるこ とを特徴とする請求項10に記載された方法。 13.被覆層(58)が、前記熱硬化性接着剤に接触する前記導電性層(14) の部分に付設されていることを特徴とする請求項12に記載された方法。 14.前記被覆層(58)が、金、錫、ニッケル、その合金および重合体より成 る群から選ばれていることを特徴とする請求項13に記載された方法。 15.前記被覆層(58)が、錫または錫基合金であるように選ばれることを特 徴とする請求項14に記載された方法。 16.熱放散フィン(60)が、前記包装体ベース構成要素(36)に形成され ていることを特徴とする請求項12に記載された方法。 17.電子装置(32)を収容するための接合によって封止された包装体(50 )において、金属ベース構成要素(36)と、 カバー構成要素(38)と、 前記ベースプレートか構成要素(36)および前記カバー構成要素(38)の間 に配置され、片持梁の状態で中央に位置する窓(22)の廻りに伸長する内側リ ード線部分(28)および外側リード線部分(30)をそれぞれ有し、各内側リ ード線部分(28)が前記電子装置(32)に電気的に接続されるようになって いる多数のリード線(24)のパターンになされているテープリードフレーム( 12)と、 前記ベース構成要素(36)を前記カバー構成要素(38)に封止して、これに より前記電子装置(32)を包囲するようになす重合体接着剤層(42,43) とによって特徴づけられる接合によって封止された包装体(50)。 18.前記重合体接着剤層(42,43)が、熱硬化性重合体であるように選ば れていることを特徴とする請求項17に記載された包装体(50)。 19.前記熱硬化性重合体層(42,43)が、約200℃よりも低い硬化温度 を有するエポキシであるように選ばれていることを特徴とする請求項18に記載 された包装体(50)。 20.ダイ取付け装置(54)が、前記電子装置(32)を前記ベース構成要素 (36)に接合するようになされていることを特徴とする請求項17に記載され た包装体(50)。 21.前記ダイ取付け装置(54)が、鑞付け材料、金属充填重合体接着剤およ び金属充填封止ガラスより成る群から選ばれていることを特徴とする請求項20 に記載された包装体(50)。 22.前記ダイ取付け装置(54)が、前記重合体接着剤層42の硬化温度に概 ね等しい接着温度を有することを特徴とする請求項21に記載された包装体(5 0)。 23.前記ベース構成要素(36)および前記カバー構成要素(38)が、銅、 アルミニウムおよびその合金より成る群から選ばれていることを特徴とする請求 項22に記載された包装体(50)。 24.前記ベース構成要素および前記カバー構成要素が大気および前記重合体接 着剤層に露出される面に陽極酸化層を含むアルミニウム合金であることを特徴と する請求項23に記載された包装体(50)。 25.前記陽極酸化層(44)が、前記ダイ取付け装置(54)および前記ベー ス構成要素(36)の間に配置されていることを特徴とする請求項24に記載さ れた包装体(50)。 26.前記相互接続テープ(12)が、少なくとも1つの誘電体支持層(16) に接合された少なくとも1つの銅または銅合金層(14)を含んでいることを特 徴とする請求項24に記載された包装体(50)。 27.被覆層(58)が、前記金属層(14)および前記重合体接着剤層(42 ,43)の間に配置されていることを特徴とする請求項26に記載された包装体 (50)。 28.前記被覆層(58)が、金、錫、ニッケル、その合金および重合体より成 る群から選ばれていることを特徴とする請求項27に記載された包装体(50) 。 29.前記被覆層(58)が、錫または錫基合金であることを特徴とする請求項 28に記載された包装体(50)。 30.前記ベース構成要素(36)が、フィン(60)を有することを特徴とす る請求項26に記載された包装体(50)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US436,854 | 1989-11-15 | ||
| US07/436,854 US5073521A (en) | 1989-11-15 | 1989-11-15 | Method for housing a tape-bonded electronic device and the package employed |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05501637A true JPH05501637A (ja) | 1993-03-25 |
Family
ID=23734095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3500517A Pending JPH05501637A (ja) | 1989-11-15 | 1990-11-05 | テープを接着された電子装置を収容する方法および使用される包装体 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5073521A (ja) |
| EP (1) | EP0500750B1 (ja) |
| JP (1) | JPH05501637A (ja) |
| AU (1) | AU6872491A (ja) |
| CA (1) | CA2066704A1 (ja) |
| DE (1) | DE69017918T2 (ja) |
| WO (1) | WO1991007776A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (en) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Semiconductor device, method for manufacturing the same, and mounting structure of the same |
Families Citing this family (48)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5559369A (en) * | 1989-10-02 | 1996-09-24 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
| US5208188A (en) * | 1989-10-02 | 1993-05-04 | Advanced Micro Devices, Inc. | Process for making a multilayer lead frame assembly for an integrated circuit structure and multilayer integrated circuit die package formed by such process |
| JP2816244B2 (ja) | 1990-07-11 | 1998-10-27 | 株式会社日立製作所 | 積層型マルチチップ半導体装置およびこれに用いる半導体装置 |
| US5350713A (en) * | 1990-12-19 | 1994-09-27 | Vlsi Technology, Inc. | Design and sealing method for semiconductor packages |
| US6111308A (en) * | 1991-06-05 | 2000-08-29 | Advanced Micro Devices, Inc. | Ground plane for plastic encapsulated integrated circuit die packages |
| DE59209470D1 (de) * | 1991-06-24 | 1998-10-01 | Siemens Ag | Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US5360946A (en) * | 1991-09-17 | 1994-11-01 | International Business Machines Corporation | Flex tape protective coating |
| CA2106981A1 (en) * | 1992-01-27 | 1993-07-28 | Victor Albert Keith Temple | Semiconductor devices and methods of mass production thereof |
| US5436492A (en) * | 1992-06-23 | 1995-07-25 | Sony Corporation | Charge-coupled device image sensor |
| US5239131A (en) * | 1992-07-13 | 1993-08-24 | Olin Corporation | Electronic package having controlled epoxy flow |
| US5404047A (en) * | 1992-07-17 | 1995-04-04 | Lsi Logic Corporation | Semiconductor die having a high density array of composite bond pads |
| US5367196A (en) * | 1992-09-17 | 1994-11-22 | Olin Corporation | Molded plastic semiconductor package including an aluminum alloy heat spreader |
| US5362680A (en) * | 1992-08-18 | 1994-11-08 | Texas Instruments Incorporated | Technique for enhancing adhesion capability of heat spreaders in molded packages |
| US5608267A (en) * | 1992-09-17 | 1997-03-04 | Olin Corporation | Molded plastic semiconductor package including heat spreader |
| US5317107A (en) * | 1992-09-24 | 1994-05-31 | Motorola, Inc. | Shielded stripline configuration semiconductor device and method for making the same |
| US5389739A (en) * | 1992-12-15 | 1995-02-14 | Hewlett-Packard Company | Electronic device packaging assembly |
| US5397921A (en) * | 1993-09-03 | 1995-03-14 | Advanced Semiconductor Assembly Technology | Tab grid array |
| US5455386A (en) * | 1994-01-14 | 1995-10-03 | Olin Corporation | Chamfered electronic package component |
| JPH07221105A (ja) * | 1994-01-31 | 1995-08-18 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| US5578869A (en) * | 1994-03-29 | 1996-11-26 | Olin Corporation | Components for housing an integrated circuit device |
| WO1995028740A1 (en) * | 1994-04-14 | 1995-10-26 | Olin Corporation | Electronic package having improved wire bonding capability |
| US5436407A (en) * | 1994-06-13 | 1995-07-25 | Integrated Packaging Assembly Corporation | Metal semiconductor package with an external plastic seal |
| US5455387A (en) * | 1994-07-18 | 1995-10-03 | Olin Corporation | Semiconductor package with chip redistribution interposer |
| US5629835A (en) * | 1994-07-19 | 1997-05-13 | Olin Corporation | Metal ball grid array package with improved thermal conductivity |
| US5573845A (en) * | 1994-12-09 | 1996-11-12 | Olin Corporation | Superficial coating layer having acicular structures for electrical conductors |
| US5545850A (en) * | 1995-01-13 | 1996-08-13 | Olin Corporation | Guard ring for integrated circuit package |
| US5801074A (en) * | 1996-02-20 | 1998-09-01 | Kim; Jong Tae | Method of making an air tight cavity in an assembly package |
| US5834336A (en) * | 1996-03-12 | 1998-11-10 | Texas Instruments Incorporated | Backside encapsulation of tape automated bonding device |
| KR100209682B1 (ko) * | 1996-07-27 | 1999-07-15 | 구자홍 | 반도체 패키지 제조방법 |
| US5943558A (en) * | 1996-09-23 | 1999-08-24 | Communications Technology, Inc. | Method of making an assembly package having an air tight cavity and a product made by the method |
| US6075289A (en) * | 1996-10-24 | 2000-06-13 | Tessera, Inc. | Thermally enhanced packaged semiconductor assemblies |
| US5840598A (en) | 1997-08-14 | 1998-11-24 | Micron Technology, Inc. | LOC semiconductor assembled with room temperature adhesive |
| US7233056B1 (en) * | 1998-02-23 | 2007-06-19 | Micron Technology, Inc. | Chip scale package with heat spreader |
| US6075288A (en) * | 1998-06-08 | 2000-06-13 | Micron Technology, Inc. | Semiconductor package having interlocking heat sinks and method of fabrication |
| US6621166B2 (en) * | 2000-05-19 | 2003-09-16 | International Rectifier Corporation | Five layer adhesive/insulator/metal/insulator/adhesive tape for semiconductor die packaging |
| JP4003860B2 (ja) * | 2000-11-02 | 2007-11-07 | 富士通株式会社 | マイクロアクチュエータ及びその製造方法 |
| US7276394B2 (en) * | 2001-09-20 | 2007-10-02 | Eastman Kodak Company | Large area flat image sensor assembly |
| US20030054583A1 (en) * | 2001-09-20 | 2003-03-20 | Eastman Kodak Company | Method for producing an image sensor assembly |
| JP2008147243A (ja) * | 2006-12-06 | 2008-06-26 | Olympus Corp | 気密封止装置 |
| WO2010021268A1 (ja) * | 2008-08-21 | 2010-02-25 | 株式会社村田製作所 | 電子部品装置およびその製造方法 |
| US8617927B1 (en) * | 2011-11-29 | 2013-12-31 | Hrl Laboratories, Llc | Method of mounting electronic chips |
| US10079160B1 (en) | 2013-06-21 | 2018-09-18 | Hrl Laboratories, Llc | Surface mount package for semiconductor devices with embedded heat spreaders |
| US9385083B1 (en) | 2015-05-22 | 2016-07-05 | Hrl Laboratories, Llc | Wafer-level die to package and die to die interconnects suspended over integrated heat sinks |
| US10026672B1 (en) | 2015-10-21 | 2018-07-17 | Hrl Laboratories, Llc | Recursive metal embedded chip assembly |
| US9508652B1 (en) | 2015-11-24 | 2016-11-29 | Hrl Laboratories, Llc | Direct IC-to-package wafer level packaging with integrated thermal heat spreaders |
| US9967375B1 (en) * | 2016-09-06 | 2018-05-08 | Apple Inc. | Liquid-resistant coating on an electronic device |
| US10950562B1 (en) | 2018-11-30 | 2021-03-16 | Hrl Laboratories, Llc | Impedance-matched through-wafer transition using integrated heat-spreader technology |
| US11676903B2 (en) | 2020-08-20 | 2023-06-13 | International Business Machines Corporation | Combined backing plate and housing for use in bump bonded chip assembly |
Family Cites Families (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4132856A (en) * | 1977-11-28 | 1979-01-02 | Burroughs Corporation | Process of forming a plastic encapsulated molded film carrier CML package and the package formed thereby |
| US4234666A (en) * | 1978-07-26 | 1980-11-18 | Western Electric Company, Inc. | Carrier tapes for semiconductor devices |
| US4209355A (en) * | 1978-07-26 | 1980-06-24 | National Semiconductor Corporation | Manufacture of bumped composite tape for automatic gang bonding of semiconductor devices |
| DE3061383D1 (en) * | 1979-02-19 | 1983-01-27 | Fujitsu Ltd | Semiconductor device and method for manufacturing the same |
| JPS567453A (en) * | 1979-06-29 | 1981-01-26 | Hitachi Ltd | Manufacture of semiconductor device |
| JPS58124248A (ja) * | 1982-01-20 | 1983-07-23 | Hitachi Ltd | 半導体装置 |
| US4461924A (en) * | 1982-01-21 | 1984-07-24 | Olin Corporation | Semiconductor casing |
| US4489857A (en) * | 1982-03-22 | 1984-12-25 | Bobrick Washroom Equipment, Inc. | Liquid dispenser |
| US4607276A (en) * | 1984-03-08 | 1986-08-19 | Olin Corporation | Tape packages |
| US4736236A (en) * | 1984-03-08 | 1988-04-05 | Olin Corporation | Tape bonding material and structure for electronic circuit fabrication |
| US4701781A (en) * | 1984-07-05 | 1987-10-20 | National Semiconductor Corporation | Pre-testable semiconductor die package |
| US4805009A (en) * | 1985-03-11 | 1989-02-14 | Olin Corporation | Hermetically sealed semiconductor package |
| DE3573137D1 (en) * | 1984-10-03 | 1989-10-26 | Sumitomo Electric Industries | Material for a semiconductor device and process for its manufacture |
| US4908086A (en) * | 1985-06-24 | 1990-03-13 | National Semiconductor Corporation | Low-cost semiconductor device package process |
| US4729010A (en) * | 1985-08-05 | 1988-03-01 | Hitachi, Ltd. | Integrated circuit package with low-thermal expansion lead pieces |
| US4684975A (en) * | 1985-12-16 | 1987-08-04 | National Semiconductor Corporation | Molded semiconductor package having improved heat dissipation |
| US4721993A (en) * | 1986-01-31 | 1988-01-26 | Olin Corporation | Interconnect tape for use in tape automated bonding |
| US4812896A (en) * | 1986-11-13 | 1989-03-14 | Olin Corporation | Metal electronic package sealed with thermoplastic having a grafted metal deactivator and antioxidant |
| US4816426A (en) * | 1987-02-19 | 1989-03-28 | Olin Corporation | Process for manufacturing plastic pin grid arrays and the product produced thereby |
| US4769345A (en) * | 1987-03-12 | 1988-09-06 | Olin Corporation | Process for producing a hermetically sealed package for an electrical component containing a low amount of oxygen and water vapor |
| US4961106A (en) * | 1987-03-27 | 1990-10-02 | Olin Corporation | Metal packages having improved thermal dissipation |
| US4806409A (en) * | 1987-05-20 | 1989-02-21 | Olin Corporation | Process for providing an improved electroplated tape automated bonding tape and the product produced thereby |
| US4796083A (en) * | 1987-07-02 | 1989-01-03 | Olin Corporation | Semiconductor casing |
| US4843695A (en) * | 1987-07-16 | 1989-07-04 | Digital Equipment Corporation | Method of assembling tab bonded semiconductor chip package |
| US4827376A (en) * | 1987-10-05 | 1989-05-02 | Olin Corporation | Heat dissipating interconnect tape for use in tape automated bonding |
| US4888449A (en) * | 1988-01-04 | 1989-12-19 | Olin Corporation | Semiconductor package |
| US4897508A (en) * | 1988-02-10 | 1990-01-30 | Olin Corporation | Metal electronic package |
| JPH0266961A (ja) * | 1988-08-31 | 1990-03-07 | Mitsui Petrochem Ind Ltd | 半導体装置とその製造方法 |
| US4939316A (en) * | 1988-10-05 | 1990-07-03 | Olin Corporation | Aluminum alloy semiconductor packages |
-
1989
- 1989-11-15 US US07/436,854 patent/US5073521A/en not_active Expired - Fee Related
-
1990
- 1990-11-05 JP JP3500517A patent/JPH05501637A/ja active Pending
- 1990-11-05 WO PCT/US1990/006474 patent/WO1991007776A1/en not_active Ceased
- 1990-11-05 EP EP90917629A patent/EP0500750B1/en not_active Expired - Lifetime
- 1990-11-05 AU AU68724/91A patent/AU6872491A/en not_active Abandoned
- 1990-11-05 CA CA002066704A patent/CA2066704A1/en not_active Abandoned
- 1990-11-05 DE DE69017918T patent/DE69017918T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (en) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Semiconductor device, method for manufacturing the same, and mounting structure of the same |
Also Published As
| Publication number | Publication date |
|---|---|
| AU6872491A (en) | 1991-06-13 |
| EP0500750A1 (en) | 1992-09-02 |
| EP0500750A4 (en) | 1992-06-11 |
| WO1991007776A1 (en) | 1991-05-30 |
| EP0500750B1 (en) | 1995-03-15 |
| CA2066704A1 (en) | 1991-05-16 |
| DE69017918T2 (de) | 1995-11-16 |
| DE69017918D1 (de) | 1995-04-20 |
| US5073521A (en) | 1991-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05501637A (ja) | テープを接着された電子装置を収容する方法および使用される包装体 | |
| US5103292A (en) | Metal pin grid array package | |
| US5596231A (en) | High power dissipation plastic encapsulated package for integrated circuit die | |
| KR0184588B1 (ko) | 일체식 회로 패키지용 다층 리드프레임 | |
| US5098864A (en) | Process for manufacturing a metal pin grid array package | |
| US5013871A (en) | Kit for the assembly of a metal electronic package | |
| US5650663A (en) | Electronic package with improved thermal properties | |
| JPH10504137A (ja) | 一体的にバンプされた電子パッケージコンポーネント | |
| JPS59123248A (ja) | 半導体容器 | |
| HK1008113B (en) | Metal pin grid array package including dielectric polymer sealant | |
| JPH0789576B2 (ja) | ヒートシンク機能を有する集積回路用パッケージ及びその製造方法 | |
| KR900001223B1 (ko) | 반도체 장치 | |
| JPS59161850A (ja) | 樹脂封止型半導体装置およびそれに用いるリ−ドフレ−ム | |
| CN112151513A (zh) | 功率管芯封装 | |
| JPH025014B2 (ja) | ||
| CN112151489B (zh) | 引线框架、引线框架的形成方法及引线框架封装体 | |
| KR0168841B1 (ko) | 금속전자 패키지 및 그 제조공정 | |
| US6525418B2 (en) | Semiconductor device | |
| JP3304447B2 (ja) | 電子部品搭載用基板 | |
| JP3036484B2 (ja) | 半導体装置とその製造方法 | |
| JPH1022411A (ja) | 半導体装置及びその製造方法 | |
| JPH03142862A (ja) | リードフレーム | |
| JPH05251602A (ja) | ハイブリッドicの製造方法 | |
| JPH05343549A (ja) | 半導体装置 | |
| JPS62274753A (ja) | ピングリツドアレイパツケ−ジの構造 |