JPH0550165B2 - - Google Patents
Info
- Publication number
- JPH0550165B2 JPH0550165B2 JP10647984A JP10647984A JPH0550165B2 JP H0550165 B2 JPH0550165 B2 JP H0550165B2 JP 10647984 A JP10647984 A JP 10647984A JP 10647984 A JP10647984 A JP 10647984A JP H0550165 B2 JPH0550165 B2 JP H0550165B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- relay
- resistance value
- resistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000002131 composite material Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/24—Frequency- independent attenuators
Landscapes
- Attenuators (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明は、可変抵抗出力回路に関する。
（背景技術）
従来、可変抵抗出力回路はステツプモータによ
り可変抵抗器の回転軸が一定角度ずつ回転させて
可変抵抗値を得る方式と、同一の抵抗値を示す２
個の基準抵抗と基準抵抗の２倍の抵抗値をもつ２
個の抵抗と基準抵抗の４倍の抵抗値をもつ２個の
抵抗とを直列に接続してかつ各抵抗の両端にリレ
ー接点を接続させたもので、そのリレーの動作に
より抵抗を有効または短絡させることにより可変
抵抗値を得る方式がある。上記の方式を図面に基
づいて説明する。
り可変抵抗器の回転軸が一定角度ずつ回転させて
可変抵抗値を得る方式と、同一の抵抗値を示す２
個の基準抵抗と基準抵抗の２倍の抵抗値をもつ２
個の抵抗と基準抵抗の４倍の抵抗値をもつ２個の
抵抗とを直列に接続してかつ各抵抗の両端にリレ
ー接点を接続させたもので、そのリレーの動作に
より抵抗を有効または短絡させることにより可変
抵抗値を得る方式がある。上記の方式を図面に基
づいて説明する。
第３図は従来の可変抵抗器の一実施例を示す回
路図である。同図において、１，２，３は端子、
４は抵抗である。一般に実用になつているものは
回転軸の回転により軸に連結した摺動子が抵抗体
表面を摺動し（図示せず）、同図に示す可変抵抗
器の端子１，３間の抵抗値は変化せずに端子１，
２間及び端子２，３間の抵抗値が連続的または段
階的に変化する構造をもつている。この可変抵抗
器は空調機などの温度設定等によく使用される。
路図である。同図において、１，２，３は端子、
４は抵抗である。一般に実用になつているものは
回転軸の回転により軸に連結した摺動子が抵抗体
表面を摺動し（図示せず）、同図に示す可変抵抗
器の端子１，３間の抵抗値は変化せずに端子１，
２間及び端子２，３間の抵抗値が連続的または段
階的に変化する構造をもつている。この可変抵抗
器は空調機などの温度設定等によく使用される。
第４図ａは従来の別の実施例を示す回路図で、
第４図ｂは第４図ａのリレードライバ回路図であ
る。両図において、１１，１２，１３は端子、１
４，１５は同一の抵抗値をもつ基準になる抵抗、
１６，１７は抵抗１４，１５の２倍の抵抗値をも
つ抵抗、１８，１８は抵抗１４，１５の４倍の抵
抗値をもつ抵抗、２０，２１はリレー２６のリレ
ー接点、２２，２３はリレー２７のリレー接点、
２４，２５はリレー２８のリレー接点、２６，２
７，２８はリレーである。端子１１と１２の間に
抵抗１４，１６，１８が直列に接続され、端子１
２と１３の間に抵抗１５，１７，１９が直列に接
続されている。抵抗１４〜１９にはリレー接点２
０〜２５が各々並列に接続されている。
第４図ｂは第４図ａのリレードライバ回路図であ
る。両図において、１１，１２，１３は端子、１
４，１５は同一の抵抗値をもつ基準になる抵抗、
１６，１７は抵抗１４，１５の２倍の抵抗値をも
つ抵抗、１８，１８は抵抗１４，１５の４倍の抵
抗値をもつ抵抗、２０，２１はリレー２６のリレ
ー接点、２２，２３はリレー２７のリレー接点、
２４，２５はリレー２８のリレー接点、２６，２
７，２８はリレーである。端子１１と１２の間に
抵抗１４，１６，１８が直列に接続され、端子１
２と１３の間に抵抗１５，１７，１９が直列に接
続されている。抵抗１４〜１９にはリレー接点２
０〜２５が各々並列に接続されている。
次に、動作について説明する。
リレー接点２０，２２，２４はリレー２６，２
７，２８が動作した時に閉じて、その結果抵抗１
４，１６，１８の両端が短絡する。また、リレー
接点２１，２３，２５はリレー２６，２７，２８
が動作した時に開き、抵抗１５，１７，１９の両
端の短絡が開放され抵抗１５，１７，１９が端子
１２と１３の間に直列に挿入される。この関係に
よりリレー２６，２７，２８の動作に関係なく端
子１１と１３の間の抵抗値は変化せずその抵抗値
は抵抗１４，１６，１８（または抵抗１５，１
７，１９）の抵抗値の総和、つまり基準となる抵
抗１４，１５の抵抗値の７倍（＝１倍＋２倍＋４
倍）の値となる。
７，２８が動作した時に閉じて、その結果抵抗１
４，１６，１８の両端が短絡する。また、リレー
接点２１，２３，２５はリレー２６，２７，２８
が動作した時に開き、抵抗１５，１７，１９の両
端の短絡が開放され抵抗１５，１７，１９が端子
１２と１３の間に直列に挿入される。この関係に
よりリレー２６，２７，２８の動作に関係なく端
子１１と１３の間の抵抗値は変化せずその抵抗値
は抵抗１４，１６，１８（または抵抗１５，１
７，１９）の抵抗値の総和、つまり基準となる抵
抗１４，１５の抵抗値の７倍（＝１倍＋２倍＋４
倍）の値となる。
更に、リレー２６，２７，２８は基準となる抵
抗１４，１５の抵抗値の１倍、２倍、４倍の抵抗
１４，１５と１６，１７と１８，１９の有効／短
絡を決定するためにリレー２６，２７，２８に１
倍、２倍、４倍の重みを付ける。したがつて、リ
レー２６，２７，２８の動作は３桁の２進数
b2b1b0で表現できる。例えば、b2＝１、b0＝b1＝
０の場合、リレー２８が動作しリレー２６，２７
は動作していない事を示す。以上のことより、
b2、b1、b0の各値に対して端子１１と１２の間、
端子１２と１３の間の抵抗値は基準となる抵抗１
４，１５の抵抗値によつて０Ωを含めて８通りの
ものが得られる。上記の実施例では基準となる抵
抗の抵抗値の２倍、４倍の抵抗を有す回路を示し
たが、さらに８倍の抵抗を有する回路、16倍の抵
抗を有する回路、32倍の抵抗を有する回路等によ
り、分解能の高い可変抵抗出力回路を構成するこ
とができる。
抗１４，１５の抵抗値の１倍、２倍、４倍の抵抗
１４，１５と１６，１７と１８，１９の有効／短
絡を決定するためにリレー２６，２７，２８に１
倍、２倍、４倍の重みを付ける。したがつて、リ
レー２６，２７，２８の動作は３桁の２進数
b2b1b0で表現できる。例えば、b2＝１、b0＝b1＝
０の場合、リレー２８が動作しリレー２６，２７
は動作していない事を示す。以上のことより、
b2、b1、b0の各値に対して端子１１と１２の間、
端子１２と１３の間の抵抗値は基準となる抵抗１
４，１５の抵抗値によつて０Ωを含めて８通りの
ものが得られる。上記の実施例では基準となる抵
抗の抵抗値の２倍、４倍の抵抗を有す回路を示し
たが、さらに８倍の抵抗を有する回路、16倍の抵
抗を有する回路、32倍の抵抗を有する回路等によ
り、分解能の高い可変抵抗出力回路を構成するこ
とができる。
しかしながら、上記のような回路では、基準と
なる抵抗と予め基準となる抵抗の抵抗値の２倍、
４倍、８倍等の抵抗が各々２個ずつ必要でありか
つその２個ずつの抵抗値が回路の分解能の向上に
伴つて全くの同一でなければならないが、製造上
からみて全く同一の抵抗値の抵抗を作成すること
は不可能である。よつて、リレー２６，２７，２
８の動作による端子１１と１３の間の抵抗値が変
動する欠点があつた。
なる抵抗と予め基準となる抵抗の抵抗値の２倍、
４倍、８倍等の抵抗が各々２個ずつ必要でありか
つその２個ずつの抵抗値が回路の分解能の向上に
伴つて全くの同一でなければならないが、製造上
からみて全く同一の抵抗値の抵抗を作成すること
は不可能である。よつて、リレー２６，２７，２
８の動作による端子１１と１３の間の抵抗値が変
動する欠点があつた。
（発明の目的）
本発明は、これらの欠点を解決するもので、基
準となる抵抗とその抵抗の抵抗値に対し２進数の
各桁に重み付けられた抵抗値をもつ複数の抵抗と
短絡回路とを各抵抗に対応する２個のトランスフ
アーリレー接点の切替えによつて、抵抗の組合せ
を制御して所望の出力抵抗値を得、抵抗の総数を
半分にできかつ可変抵抗の両端の抵抗値を常に一
定にできる可変抵抗出力回路を提供することを目
的とする。
準となる抵抗とその抵抗の抵抗値に対し２進数の
各桁に重み付けられた抵抗値をもつ複数の抵抗と
短絡回路とを各抵抗に対応する２個のトランスフ
アーリレー接点の切替えによつて、抵抗の組合せ
を制御して所望の出力抵抗値を得、抵抗の総数を
半分にできかつ可変抵抗の両端の抵抗値を常に一
定にできる可変抵抗出力回路を提供することを目
的とする。
（実施例）
第１図ａは本発明の一実施例を示す回路図で、
第１図ｂは第１図ａのリレーのドライブ回路図で
ある。この両図において、３１，３２，３３は端
子、３４は基準となる抵抗、３５は抵抗３４の抵
抗値の２倍をもつ抵抗、３６は抵抗３４の抵抗値
の４倍をもつ抵抗、３７，３８，３９は短絡回
路、４０，４１はリレー４６のトランスフアリレ
ー接点、４２，４３はリレー４７のトランスフア
ーリレー接点、４４，４５はリレー４８のトラン
スフアーリレー接点、４６，４７，４８はリレー
である。端子３１と３２の間に抵抗３４、リレー
接点４０、抵抗３５、リレー接点４２、抵抗３
６、リレー接点４４がこの順序に直列に接続され
る。リレー接点４０の切替接点は短絡回路３７と
３８の間に、リレー接点４２の切替接点は短絡回
路３８と３９の間に、リレー接点４４の切替接点
は短絡回路３９と端子３３の間に各々接続され
る。また、端子３２と３３の間に短絡回路３７、
リレー接点４１、短絡回路３８、リレー接点４
３、短絡回路３９、リレー接点４５がこの順序で
直列に接続される。リレー接点４１の切替接点は
リレー接点４０と抵抗３５の間に、リレー接点４
３の切替接点はリレー接点４２と抵抗３６の間
に、リレー接点４５の切替接点はリレー接点４４
と端子３１の間に各々接続される。
第１図ｂは第１図ａのリレーのドライブ回路図で
ある。この両図において、３１，３２，３３は端
子、３４は基準となる抵抗、３５は抵抗３４の抵
抗値の２倍をもつ抵抗、３６は抵抗３４の抵抗値
の４倍をもつ抵抗、３７，３８，３９は短絡回
路、４０，４１はリレー４６のトランスフアリレ
ー接点、４２，４３はリレー４７のトランスフア
ーリレー接点、４４，４５はリレー４８のトラン
スフアーリレー接点、４６，４７，４８はリレー
である。端子３１と３２の間に抵抗３４、リレー
接点４０、抵抗３５、リレー接点４２、抵抗３
６、リレー接点４４がこの順序に直列に接続され
る。リレー接点４０の切替接点は短絡回路３７と
３８の間に、リレー接点４２の切替接点は短絡回
路３８と３９の間に、リレー接点４４の切替接点
は短絡回路３９と端子３３の間に各々接続され
る。また、端子３２と３３の間に短絡回路３７、
リレー接点４１、短絡回路３８、リレー接点４
３、短絡回路３９、リレー接点４５がこの順序で
直列に接続される。リレー接点４１の切替接点は
リレー接点４０と抵抗３５の間に、リレー接点４
３の切替接点はリレー接点４２と抵抗３６の間
に、リレー接点４５の切替接点はリレー接点４４
と端子３１の間に各々接続される。
次に、動作について説明する。
端子３１と３２の間にはリレー４６，４７，４
８の動作の組合せにより抵抗３４または短絡回路
３７、抵抗３５または短絡回路３８、抵抗３６ま
たは短絡回路３９を各々どちらか選択されたもの
を直列に挿入することができる。端子３２と３３
の間には上記で選択されたものの残りが直列に挿
入されることになる。
８の動作の組合せにより抵抗３４または短絡回路
３７、抵抗３５または短絡回路３８、抵抗３６ま
たは短絡回路３９を各々どちらか選択されたもの
を直列に挿入することができる。端子３２と３３
の間には上記で選択されたものの残りが直列に挿
入されることになる。
端子３２と３３の間において、抵抗３４，３
５，３６を挿入することを決定することはリレー
４６，４７，４８の動作によるので、抵抗３４の
抵抗値により段階的０Ωを含めて８通りの出力抵
抗値が得られる。これによりリレー４６，４７，
４８の動作は３桁の２進数a2a1a0で表現できる。
ただし、リレー４６はa0に、リレー４７はa1に、
リレー４８はa2に各々対応する。しかし、リレー
の動作を示すa2a1a0がそのまま出力抵抗値になら
ない。それは、リレーの動作によつて抵抗が端子
３１と３３の間で入れ替る事による。ここで、所
望の出力抵抗値は基準となる抵抗の抵抗値の整数
倍で表わせるので、この整数を３桁の２進数
c2c1c0で表現すると、a2a1a0とc2c1c0の間には次
のようなブール代数式の関係がある。
５，３６を挿入することを決定することはリレー
４６，４７，４８の動作によるので、抵抗３４の
抵抗値により段階的０Ωを含めて８通りの出力抵
抗値が得られる。これによりリレー４６，４７，
４８の動作は３桁の２進数a2a1a0で表現できる。
ただし、リレー４６はa0に、リレー４７はa1に、
リレー４８はa2に各々対応する。しかし、リレー
の動作を示すa2a1a0がそのまま出力抵抗値になら
ない。それは、リレーの動作によつて抵抗が端子
３１と３３の間で入れ替る事による。ここで、所
望の出力抵抗値は基準となる抵抗の抵抗値の整数
倍で表わせるので、この整数を３桁の２進数
c2c1c0で表現すると、a2a1a0とc2c1c0の間には次
のようなブール代数式の関係がある。
a2＝c2…… (1)
a1＝c2c1…… (2)
a0＝c1c0…… (3)
ここで、は排他的論理和を示す。
式(1)、(2)、(3)が成立する理由は、次のとおりで
ある。式(1)について、端子３３からみてc2つまり
最上位ビツトはそれに対応する抵抗を直列に挿入
するか否かを決めるのでリレー４８の動作と一致
するので、式(1)のようになる。式(2)、(3)につい
て、c2とc1が一致する時に、抵抗３５，３６は直
列に接続され、c2とc2に対応する短絡回路も直列
に接続される。また、c2とc1が不一致の時に、抵
抗３６には抵抗３５に対応する短絡回路が直列に
接続される。よつて、リレー４７の動作を示すa1
は式(2)のようになり、リレー４６の動作を示すa0
はa1と同様の考え方により式(3)のようになる。し
たがつて、本実施例の回路は基準となる抵抗３４
の抵抗値により段階的に０Ωを含めて８通りの出
力抵抗値が得られる。
ある。式(1)について、端子３３からみてc2つまり
最上位ビツトはそれに対応する抵抗を直列に挿入
するか否かを決めるのでリレー４８の動作と一致
するので、式(1)のようになる。式(2)、(3)につい
て、c2とc1が一致する時に、抵抗３５，３６は直
列に接続され、c2とc2に対応する短絡回路も直列
に接続される。また、c2とc1が不一致の時に、抵
抗３６には抵抗３５に対応する短絡回路が直列に
接続される。よつて、リレー４７の動作を示すa1
は式(2)のようになり、リレー４６の動作を示すa0
はa1と同様の考え方により式(3)のようになる。し
たがつて、本実施例の回路は基準となる抵抗３４
の抵抗値により段階的に０Ωを含めて８通りの出
力抵抗値が得られる。
第２図は本発明におけるリレードライバ回路を
示す回路図である。同図において、５０，５１は
２入力排他的論理和回路５２，５３，５４はリレ
ーを駆動するためのリレードライバーである。２
入力排他的論理和回路５０は２入力が不一致な場
合に出力信号を出力し、２入力が一致する場合に
は出力しない。動作について説明すると、c2の入
力信号はリレードライバー５２を介してリレー４
８の動作を制御する。c1の入力信号は２入力排他
的論理和回路５０に入力され、c2からの入力信号
との関係によつてリレードライバー５３を介して
リレー４７の動作を制御する。c0の入力信号は２
入力排他的論理和回路５１に入力され、c2からの
入力信号との関係によつてリレードライバー５４
を介してリレー４６の動作を制御する。したがつ
て、このリレードライバー回路は第１図ａに示し
た可変抵抗出力回路におけるリレー接点の動作を
制御して所望の出力抵抗値を得られる。
示す回路図である。同図において、５０，５１は
２入力排他的論理和回路５２，５３，５４はリレ
ーを駆動するためのリレードライバーである。２
入力排他的論理和回路５０は２入力が不一致な場
合に出力信号を出力し、２入力が一致する場合に
は出力しない。動作について説明すると、c2の入
力信号はリレードライバー５２を介してリレー４
８の動作を制御する。c1の入力信号は２入力排他
的論理和回路５０に入力され、c2からの入力信号
との関係によつてリレードライバー５３を介して
リレー４７の動作を制御する。c0の入力信号は２
入力排他的論理和回路５１に入力され、c2からの
入力信号との関係によつてリレードライバー５４
を介してリレー４６の動作を制御する。したがつ
て、このリレードライバー回路は第１図ａに示し
た可変抵抗出力回路におけるリレー接点の動作を
制御して所望の出力抵抗値を得られる。
（発明の効果）
以上、説明したように、本発明によれば、基準
となる抵抗とその抵抗の抵抗値に対し２進数の各
桁に重み付けられた抵抗値をもつ複数の抵抗と短
絡回路とを各抵抗に対応する２個のトランスフア
ーリレー接点の切替えによつて抵抗の組合せを制
御して所望の出力抵抗値を得、抵抗の総数を半分
にできかつ可変抵抗の両端の抵抗値を常に一定に
できる可変抵抗出力回路を提供することができ
る。
となる抵抗とその抵抗の抵抗値に対し２進数の各
桁に重み付けられた抵抗値をもつ複数の抵抗と短
絡回路とを各抵抗に対応する２個のトランスフア
ーリレー接点の切替えによつて抵抗の組合せを制
御して所望の出力抵抗値を得、抵抗の総数を半分
にできかつ可変抵抗の両端の抵抗値を常に一定に
できる可変抵抗出力回路を提供することができ
る。
第１図ａは本発明の一実施例を示す回路図、第
１図ｂは第１図ａのリレードライブ回路図、第２
図は本発明におけるリレードライバ回路を示す回
路図、第３図は従来の可変抵抗器の一実施例を示
す回路図、第４図ａは従来の可変抵抗器の別の実
施例を示す回路図、第４図ｂは第４図ａのリレー
ドライブ回路図である。 １，２，３，１１，１２，１３，３１，３２，
３３……端子、４，１４〜１９，３４，３５，３
６……抵抗、２０〜２５，４０〜４５……リレー
接点、２６，２７，２８，４６，４７，４８……
リレー、５０，５１……２入力排他的論理和回
路、５２，５３，５４……リレードライバー。
１図ｂは第１図ａのリレードライブ回路図、第２
図は本発明におけるリレードライバ回路を示す回
路図、第３図は従来の可変抵抗器の一実施例を示
す回路図、第４図ａは従来の可変抵抗器の別の実
施例を示す回路図、第４図ｂは第４図ａのリレー
ドライブ回路図である。 １，２，３，１１，１２，１３，３１，３２，
３３……端子、４，１４〜１９，３４，３５，３
６……抵抗、２０〜２５，４０〜４５……リレー
接点、２６，２７，２８，４６，４７，４８……
リレー、５０，５１……２入力排他的論理和回
路、５２，５３，５４……リレードライバー。
Claims (1)
- 【特許請求の範囲】 １ 複数の抵抗の接続状態をリレーの動作にかか
わらず直列接続状態に保つことにより合成直列抵
抗値を一定に保つたままとし、所望の出力抵抗値
を得る可変抵抗出力回路において、 基準となる基準抵抗と、 該基準抵抗の抵抗値に対し２進数の各桁に重み
付けられた抵抗値をもつ複数の抵抗と、 前記基準抵抗及び前記抵抗の総数と同数の短絡
回路と、 各々２個のトランスフアーリレー接点をもつ複
数のリレーとから構成し、 前記基準抵抗及び２進数の各桁に重み付けられ
た各抵抗と前記短絡回路とを前記トランスフアー
リレー接点の切替えによつて選択し、各前記リレ
ーの動作が２進数の各桁の１又は０に対応する入
力制御信号で制御されることを特徴とする可変抵
抗出力回路。 ２ ２進数の各桁に重み付けられた前記抵抗値を
表す２進数と、前記入力制御信号の２進数との間
にブール代数関係を持たせるために、前記入力制
御信号は排他的論理和回路を介して出力されるこ
とを特徴とする特許請求の範囲第１項に記載の可
変抵抗出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10647984A JPS60250709A (ja) | 1984-05-28 | 1984-05-28 | 可変抵抗出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10647984A JPS60250709A (ja) | 1984-05-28 | 1984-05-28 | 可変抵抗出力回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60250709A JPS60250709A (ja) | 1985-12-11 |
| JPH0550165B2 true JPH0550165B2 (ja) | 1993-07-28 |
Family
ID=14434624
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10647984A Granted JPS60250709A (ja) | 1984-05-28 | 1984-05-28 | 可変抵抗出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60250709A (ja) |
-
1984
- 1984-05-28 JP JP10647984A patent/JPS60250709A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60250709A (ja) | 1985-12-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0135752A2 (en) | Velocity servo controller | |
| JPH06303060A (ja) | ゲインコントロールアンプ回路 | |
| US4225811A (en) | Direct current motor with polyphase stator winding and electronic commutating device controlled by an angular position transmitter | |
| JP2737907B2 (ja) | Ｄａ変換器 | |
| DE19512896A1 (de) | Einrichtung zur Bedienung zumindest eines in ein Kraftfahrzeug eingebauten Gerätes | |
| JPS60250709A (ja) | 可変抵抗出力回路 | |
| JPS61287311A (ja) | 可変抵抗出力回路 | |
| JPH0666627B2 (ja) | 可変抵抗出力回路 | |
| JPS591439Y2 (ja) | フアンモ−タの制御装置 | |
| JPS6239556Y2 (ja) | ||
| US4973938A (en) | Signal level adjuster | |
| JP3399300B2 (ja) | 車両用パラメータ設定装置 | |
| JPS5823297A (ja) | 送風機制御装置 | |
| US4510867A (en) | Control system for ink zone adjusters | |
| JPH0324812B2 (ja) | ||
| US4219801A (en) | Dual slide switch voltage encoder | |
| JPH0434630Y2 (ja) | ||
| JPS636891Y2 (ja) | ||
| JPS6210918Y2 (ja) | ||
| JP3802686B2 (ja) | 位置決めのサーボ制御装置 | |
| JPH0683007B2 (ja) | 電子ボリユ−ム装置 | |
| JPS5915274Y2 (ja) | モ−タ機構の往復作動装置 | |
| JPH0116395Y2 (ja) | ||
| JPS6319962Y2 (ja) | ||
| JP2828323B2 (ja) | 信号伝送システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |