JPS61287311A - 可変抵抗出力回路 - Google Patents
可変抵抗出力回路Info
- Publication number
- JPS61287311A JPS61287311A JP12807485A JP12807485A JPS61287311A JP S61287311 A JPS61287311 A JP S61287311A JP 12807485 A JP12807485 A JP 12807485A JP 12807485 A JP12807485 A JP 12807485A JP S61287311 A JPS61287311 A JP S61287311A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- value
- resistance value
- resistor
- significant digit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007812 deficiency Effects 0.000 claims abstract description 4
- 238000010586 diagram Methods 0.000 description 6
- 239000002131 composite material Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
- Attenuators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は可変抵抗回路に関し、特に合成抵抗値を基準抵
抗の抵抗値の任意の整数倍に設定可能な可変抵抗出力回
路に関するものである。
抗の抵抗値の任意の整数倍に設定可能な可変抵抗出力回
路に関するものである。
（従来の技術）
従来、可変抵抗出力回路はステップモータにより可変抵
抗器の回転軸が一定角度ずつ回転させて可変抵抗値を得
る方式と、同一の抵抗値を示す２個の基準抵抗と基準抵
抗の２倍の抵抗値をもつ２個の抵抗と基準抵抗の４倍の
抵抗値をもつ２個の抵抗とを直列に接続してかつ各抵抗
の両端にリレー接点を接続させたもので、そのリレーの
動作により抵抗を有効または短絡させることにより可変
抵抗値を得る方式がある。後者の方式の可変抵抗出力回
路を第３図を用いて説明する。
抗器の回転軸が一定角度ずつ回転させて可変抵抗値を得
る方式と、同一の抵抗値を示す２個の基準抵抗と基準抵
抗の２倍の抵抗値をもつ２個の抵抗と基準抵抗の４倍の
抵抗値をもつ２個の抵抗とを直列に接続してかつ各抵抗
の両端にリレー接点を接続させたもので、そのリレーの
動作により抵抗を有効または短絡させることにより可変
抵抗値を得る方式がある。後者の方式の可変抵抗出力回
路を第３図を用いて説明する。
第３図（ａ）は従来の別の実施例を示す回路図で、第３
図（ｂ）は第４図（ａ）のリレードライバ回路図である
。両図において、１１ 、 Ｌ２ 、１３は端子、１４
、１５は同一の抵抗値をもつ基準になる抵抗、１６
、１７は抵抗１４ 、１５の２倍の抵抗値をもつ抵抗、
１８ 、１９は抵抗１４ 、１５の４倍の抵抗値をもつ
抵抗、２０ 、２１はリレー２６のリレー接点、２２
、２３はリレー２７のリレー接点、２４ 、２５はリレ
ーあのリレー接点、２６ 、２７ 。
図（ｂ）は第４図（ａ）のリレードライバ回路図である
。両図において、１１ 、 Ｌ２ 、１３は端子、１４
、１５は同一の抵抗値をもつ基準になる抵抗、１６
、１７は抵抗１４ 、１５の２倍の抵抗値をもつ抵抗、
１８ 、１９は抵抗１４ 、１５の４倍の抵抗値をもつ
抵抗、２０ 、２１はリレー２６のリレー接点、２２
、２３はリレー２７のリレー接点、２４ 、２５はリレ
ーあのリレー接点、２６ 、２７ 。
公はリレーである。端子１１と１２の間に抵抗１４ 、
１６゜１８が直列に接続され、端子１２と１３の間に抵
抗１５゜１７ 、１９が直列に接続されている。抵抗１
４〜１９にはリレー接点２０−５が各々並列に接続され
ている。
１６゜１８が直列に接続され、端子１２と１３の間に抵
抗１５゜１７ 、１９が直列に接続されている。抵抗１
４〜１９にはリレー接点２０−５が各々並列に接続され
ている。
次に、動作について説明する。
リレー接点側、２２．２４はリレー２６ 、２７ 、２
８が動作した時に閉じて、その結果抵抗１４ 、１６
、１８の両端が短絡する。また、リレー接点２１ 、２
３．２５はリレー２６ 、２７ 、２８が動作した時に
開き、抵抗１５ 、１７゜１９の両端の短絡が開放され
抵抗１５ 、１７ 、１９が端子１２と１３の間に直列
に挿入される。この関係によりリレー２６ 、２７ 、
２８の動作に関係なく端子１１と１３の間の抵抗値は変
化せずその抵抗値は抵抗１４ 、１６ 。
８が動作した時に閉じて、その結果抵抗１４ 、１６
、１８の両端が短絡する。また、リレー接点２１ 、２
３．２５はリレー２６ 、２７ 、２８が動作した時に
開き、抵抗１５ 、１７゜１９の両端の短絡が開放され
抵抗１５ 、１７ 、１９が端子１２と１３の間に直列
に挿入される。この関係によりリレー２６ 、２７ 、
２８の動作に関係なく端子１１と１３の間の抵抗値は変
化せずその抵抗値は抵抗１４ 、１６ 。
１８（または抵抗１５ 、１７ 、１９ ）の抵抗値の
総和、つまシ基準となる抵抗１４ 、１５の抵抗値の７
倍（＝１倍＋２倍＋４倍）の値となる。
総和、つまシ基準となる抵抗１４ 、１５の抵抗値の７
倍（＝１倍＋２倍＋４倍）の値となる。
更に、リレー２６ 、２７ 、２８は基準となる抵抗１
４゜１５の抵抗値の１倍、２倍、４倍の抵抗１４ 、１
５と１６゜１７と１８ 、１９の有効／短絡を決定する
ためにリレー２６ 、２７ 、２８に１倍、２倍、４倍
の重みを付ける。
４゜１５の抵抗値の１倍、２倍、４倍の抵抗１４ 、１
５と１６゜１７と１８ 、１９の有効／短絡を決定する
ためにリレー２６ 、２７ 、２８に１倍、２倍、４倍
の重みを付ける。
したがって、リレー２６ 、２７ 、２８の動作は３桁
の２進数ｂ２ｂ１ｂｏで表現できる。例えば、ａ２＝１
、 ａ。
の２進数ｂ２ｂ１ｂｏで表現できる。例えば、ａ２＝１
、 ａ。
＝ａ、＝Ｑの場合、リレー路が動作しリレー２６ 、２
７は動作していない事を示す。以上のことよシ、ａ２＋
ａＩ ＋ ａＯの各位に対して端子１１と１２の間、端
子１２と１３の間の抵抗値は基準となる抵抗１４ 、１
５の抵抗値によって０Ωを含めて８通シのものが得られ
る。
７は動作していない事を示す。以上のことよシ、ａ２＋
ａＩ ＋ ａＯの各位に対して端子１１と１２の間、端
子１２と１３の間の抵抗値は基準となる抵抗１４ 、１
５の抵抗値によって０Ωを含めて８通シのものが得られ
る。
上記の実施例では基準となる抵抗の抵抗値の２倍。
４倍の抵抗を有す回路を示したが、さらに８倍の抵抗を
有する回路、１６倍の抵抗を有する回路、３２倍の抵抗
を有する回路等により、分解能の高い可変抵抗出力回路
を構成することができる。
有する回路、１６倍の抵抗を有する回路、３２倍の抵抗
を有する回路等により、分解能の高い可変抵抗出力回路
を構成することができる。
（発明が解決しようとする問題点）
しかしながら、前記構成の可変抵抗出力回路では、第３
図の抵抗出力の両端１１−１３間の合成抵抗値は基準と
なる抵抗１４ 、１５の抵抗値（基準抵抗値）の２°＋
２１＋−＋ ２ＫＣＫ＝ Ｏｌ １１−Ｉ ｎ ）倍テ
設定しなくてはならず、基準抵抗値の任意の整数倍の値
を抵抗出力の両端１１−１３間から得ることができなか
った。
図の抵抗出力の両端１１−１３間の合成抵抗値は基準と
なる抵抗１４ 、１５の抵抗値（基準抵抗値）の２°＋
２１＋−＋ ２ＫＣＫ＝ Ｏｌ １１−Ｉ ｎ ）倍テ
設定しなくてはならず、基準抵抗値の任意の整数倍の値
を抵抗出力の両端１１−１３間から得ることができなか
った。
本発明は上記問題点を除去し、合成抵抗値を基準抵抗値
の任意の整数倍に設定することが可能な可変抵抗出力回
路を提供することを目的とする。
の任意の整数倍に設定することが可能な可変抵抗出力回
路を提供することを目的とする。
（問題点を解決するための手段）
本発明は前記問題点を解決するために、２進数の各桁に
対応して重み付けした複数の抵抗を直列に接続した腕を
２個直列に接続し、各抵抗の両端に接続した切替手段に
より各抵抗をオン／オフして２個の腕の合成抵抗値を一
定に保ちながら腕の抵抗値を調整する可変抵抗出力回路
において、最上位桁に対応する抵抗の抵抗値を最下位桁
に対応する抵抗の抵抗値の任意の整数倍に設定し、入力
制御信号に従って最上位桁の重みに対応する抵抗値の不
足分を補正するように前記切替手段を制御する記憶手段
を設けたものである。
対応して重み付けした複数の抵抗を直列に接続した腕を
２個直列に接続し、各抵抗の両端に接続した切替手段に
より各抵抗をオン／オフして２個の腕の合成抵抗値を一
定に保ちながら腕の抵抗値を調整する可変抵抗出力回路
において、最上位桁に対応する抵抗の抵抗値を最下位桁
に対応する抵抗の抵抗値の任意の整数倍に設定し、入力
制御信号に従って最上位桁の重みに対応する抵抗値の不
足分を補正するように前記切替手段を制御する記憶手段
を設けたものである。
（作用）
本発明によれば以上のように可変抵抗出力回路を構成し
たので、技術的手段は次のように作用する。最上位桁の
抵抗の抵抗値を最下位桁の抵抗の抵抗値（基準抵抗値）
の任意の整数倍に設定することによ９２個の腕の合成抵
抗値を基準抵抗値の任意の整数倍に設定している。記憶
手段（例えばコード変換用ＲＯＭ）は入力制御信号の最
上位桁が“１”であるとき最上位桁の重みに対応する抵
抗値の不足分を補正するような入出力特性を有して切替
手段を制御するように働く。従って、基準抵抗値の任意
の整数倍の合成抵抗値の範囲内で基準抵抗値の整数倍の
出力を得ることができる。
たので、技術的手段は次のように作用する。最上位桁の
抵抗の抵抗値を最下位桁の抵抗の抵抗値（基準抵抗値）
の任意の整数倍に設定することによ９２個の腕の合成抵
抗値を基準抵抗値の任意の整数倍に設定している。記憶
手段（例えばコード変換用ＲＯＭ）は入力制御信号の最
上位桁が“１”であるとき最上位桁の重みに対応する抵
抗値の不足分を補正するような入出力特性を有して切替
手段を制御するように働く。従って、基準抵抗値の任意
の整数倍の合成抵抗値の範囲内で基準抵抗値の整数倍の
出力を得ることができる。
（実施例）
まず、本発明の詳細な説明する。
第３図において、抵抗出力の両端１１−１３間の合成抵
抗値は、前述のように７ （＝１ ＋２＋４ ）倍の値
であるが、これを５倍の値にする場合を考える。すると
抵抗１４． 、１５は基準抵抗値（即ち１倍の値）、抵
抗１６ 、１７は２倍の値、抵抗１８ 、１９も２倍の
値に設定することになる。即ち、合成抵抗値を５倍の値
にするためには抵抗１８ 、１９の抵抗値を４倍から２
倍の値にしなければならない。この場合の動作を第３図
の場合と同様に３桁の２進数ａ２ａ、 ａｏで説明する
。基準抵抗値００倍、１倍、２倍。
抗値は、前述のように７ （＝１ ＋２＋４ ）倍の値
であるが、これを５倍の値にする場合を考える。すると
抵抗１４． 、１５は基準抵抗値（即ち１倍の値）、抵
抗１６ 、１７は２倍の値、抵抗１８ 、１９も２倍の
値に設定することになる。即ち、合成抵抗値を５倍の値
にするためには抵抗１８ 、１９の抵抗値を４倍から２
倍の値にしなければならない。この場合の動作を第３図
の場合と同様に３桁の２進数ａ２ａ、 ａｏで説明する
。基準抵抗値００倍、１倍、２倍。
３倍の値の抵抗出力（端子１２−１３間）を得たい場合
には２進数ａ２ａｏａ、をそれぞれ０００ 、００１．
０１０゜０１１とすることにより矛盾なく抵抗出力を得
ることができる。しかし、４倍の値の抵抗出力を得るた
めに最上位桁ａ２を１として、２進数ａ２８１ａｏを１
００としても端子１２−１３間の抵抗出力は２倍の値に
しかなら゛ない。これは最上位桁に対応する抵抗１８
、１９を４倍の抵抗値にすべきところを合成抵抗値を５
倍にするために２倍の抵抗値に設定したことによる。そ
こで最上位桁ａ２に対応する抵抗１８゜１９を２倍の抵
抗値に設定した場合には割引かユ、れた２倍の抵抗値を
他の桁（即ち、この場合ではａｔ）で補正できるように
加算すればよい。
には２進数ａ２ａｏａ、をそれぞれ０００ 、００１．
０１０゜０１１とすることにより矛盾なく抵抗出力を得
ることができる。しかし、４倍の値の抵抗出力を得るた
めに最上位桁ａ２を１として、２進数ａ２８１ａｏを１
００としても端子１２−１３間の抵抗出力は２倍の値に
しかなら゛ない。これは最上位桁に対応する抵抗１８
、１９を４倍の抵抗値にすべきところを合成抵抗値を５
倍にするために２倍の抵抗値に設定したことによる。そ
こで最上位桁ａ２に対応する抵抗１８゜１９を２倍の抵
抗値に設定した場合には割引かユ、れた２倍の抵抗値を
他の桁（即ち、この場合ではａｔ）で補正できるように
加算すればよい。
第１図は本発明の一実施例を示す回路図である。
同図において、１，２．３は端子、４０〜４ｎはリレー
、４１８〜４１ｎは端子１−３間に直列に接続された抵
抗Ｒ６−Ｒｎをそれぞれ開放／短絡することにより各抵
抗Ｒ８−Ｒｎを有効／無効にするリレー４ｏ〜４ｎのブ
レーク接点、４２ｏ〜４２ｎは端子２−３間に直列に接
続された抵抗ｒ。−ｒｎをそれぞれ開放／短絡すること
により各抵抗ｒ。−ｒｎを有効／無効にするリレー４ｏ
〜４ｎのメーク接点、５は２進数ａ（、−−ａｎに補正
値を加算した値を２進数ｂｏ−ｂｎとして出力するコー
ド変換用のＲＯＭである。
、４１８〜４１ｎは端子１−３間に直列に接続された抵
抗Ｒ６−Ｒｎをそれぞれ開放／短絡することにより各抵
抗Ｒ８−Ｒｎを有効／無効にするリレー４ｏ〜４ｎのブ
レーク接点、４２ｏ〜４２ｎは端子２−３間に直列に接
続された抵抗ｒ。−ｒｎをそれぞれ開放／短絡すること
により各抵抗ｒ。−ｒｎを有効／無効にするリレー４ｏ
〜４ｎのメーク接点、５は２進数ａ（、−−ａｎに補正
値を加算した値を２進数ｂｏ−ｂｎとして出力するコー
ド変換用のＲＯＭである。
基準抵抗値のＭ（任意の整数）倍の合成抵抗値を実現す
るには２ｎ≦Ｍ（２”” となるｎの値を見つける。こ
れにより必要な抵抗の数は（ｎ＋１ ） Ｘ２個となシ
、最上位桁の抵抗の補正値はＭの値を越えた分、即ち２
°＋２”＋２２＋”’＋２”−Ｍトナルｏ 従って、最
上位桁の抵抗の抵抗値は、基準抵抗値の２ｎ−（２°＋
２”＋２２＋・２”−Ｍ）＝Ｍ−２° ２−１．・。
るには２ｎ≦Ｍ（２”” となるｎの値を見つける。こ
れにより必要な抵抗の数は（ｎ＋１ ） Ｘ２個となシ
、最上位桁の抵抗の補正値はＭの値を越えた分、即ち２
°＋２”＋２２＋”’＋２”−Ｍトナルｏ 従って、最
上位桁の抵抗の抵抗値は、基準抵抗値の２ｎ−（２°＋
２”＋２２＋・２”−Ｍ）＝Ｍ−２° ２−１．・。
２ｎ−１倍に設定すればよい。従って、抵抗Ｒｏ〜Ｒｎ
−１＋ ｒｏ ””” ｒｎ−ｔの抵抗値は２°〜２ｎ
−１倍の値で設定され、最上位桁に対応する抵抗Ｒｙ１
、 ｒｎの抵抗値は基準となる抵抗Ｒ８，ｒｏの抵抗
値（基準抵抗値、Ｒｏ＝ｒ。）のＲＯＭ５の値としては
入力データの２進数ａＯ−’ａｎが ２°≦ａｏ％ ａ、 （２°＋ ２’ ＋−＋ ２ｎ−
”の範囲では、２進数ａ。−ａｎＯ値をそのまま２進数
の出力す。−ｂｎとする。また、入力データが２ｎ≦ａ
Ｑ％ａ！１≦Ｍ の範囲では補正値２°＋２’＋２”−Ｍを入力データに
加算した値を出力とすればよい。ＲＯＭ５の入出力の関
係を第２図に示す。
−１＋ ｒｏ ””” ｒｎ−ｔの抵抗値は２°〜２ｎ
−１倍の値で設定され、最上位桁に対応する抵抗Ｒｙ１
、 ｒｎの抵抗値は基準となる抵抗Ｒ８，ｒｏの抵抗
値（基準抵抗値、Ｒｏ＝ｒ。）のＲＯＭ５の値としては
入力データの２進数ａＯ−’ａｎが ２°≦ａｏ％ ａ、 （２°＋ ２’ ＋−＋ ２ｎ−
”の範囲では、２進数ａ。−ａｎＯ値をそのまま２進数
の出力す。−ｂｎとする。また、入力データが２ｎ≦ａ
Ｑ％ａ！１≦Ｍ の範囲では補正値２°＋２’＋２”−Ｍを入力データに
加算した値を出力とすればよい。ＲＯＭ５の入出力の関
係を第２図に示す。
次に動作を説明する。
２進数ａ。−ａｎを入力データとしてＲＯＭ５に入力す
ると、入力データの最上位桁がａｎ＝０のときには、入
力データを補正していない出力データｂｏ−ｂｎをリレ
ー４８〜４ｎに入力する。また、入力データの最上位桁
がａｆｌ＝ｌのときには、入力データに上記補正値を加
算した出力データｂ。−ｂｎをリレー４８〜４ｎに入力
する。従って、リレー４゜〜４ｎはこの２進数ｂｏ−、
−ｂｎの論理に対応して動作する。この結果、端子１−
２間の合成抵抗値は変化することなく基準抵抗値のＭ倍
の値となシ、端子２−３間には基準抵抗値の整数倍の値
が得られる０ （発明の効果） 以上説明したように本発明によれば、基準抵抗値の任意
の整数倍の合成抵抗値を持ち、この合成′抵抗値の範囲
で基準抵抗値の任意の整数倍の出力を得ることができる
。従って、空調システム等の温度設定に利用した場合に
はきめ細く設定することができる。
ると、入力データの最上位桁がａｎ＝０のときには、入
力データを補正していない出力データｂｏ−ｂｎをリレ
ー４８〜４ｎに入力する。また、入力データの最上位桁
がａｆｌ＝ｌのときには、入力データに上記補正値を加
算した出力データｂ。−ｂｎをリレー４８〜４ｎに入力
する。従って、リレー４゜〜４ｎはこの２進数ｂｏ−、
−ｂｎの論理に対応して動作する。この結果、端子１−
２間の合成抵抗値は変化することなく基準抵抗値のＭ倍
の値となシ、端子２−３間には基準抵抗値の整数倍の値
が得られる０ （発明の効果） 以上説明したように本発明によれば、基準抵抗値の任意
の整数倍の合成抵抗値を持ち、この合成′抵抗値の範囲
で基準抵抗値の任意の整数倍の出力を得ることができる
。従って、空調システム等の温度設定に利用した場合に
はきめ細く設定することができる。
第１図は本発明の一実施例を示す回路図、第２図は第１
図のＲＯＭの入出力特性を示すグラフ、第３図は従来の
可変抵抗出力回路を示す図である。 １．２．３・・・端子、４６〜４ｎ・・・リレー、４１
０〜４１ｎ・・・ブレーク接点、４２０〜４２ｎ・・・
メーク接点、５・・・ＲＯＭ
図のＲＯＭの入出力特性を示すグラフ、第３図は従来の
可変抵抗出力回路を示す図である。 １．２．３・・・端子、４６〜４ｎ・・・リレー、４１
０〜４１ｎ・・・ブレーク接点、４２０〜４２ｎ・・・
メーク接点、５・・・ＲＯＭ
Claims (1)
- 【特許請求の範囲】 ２進数の各桁に対応して重み付けした複数の抵抗を直
列に接続した腕を２個直列に接続し、各抵抗の両端に接
続した切替手段により各抵抗をオン／オフして２個の腕
の合成抵抗値を一定に保ちながら腕の抵抗値を調整する
可変抵抗出力回路において、 最上位桁に対応する抵抗の抵抗値を最下位桁に対応する
抵抗の抵抗値の任意の整数倍に設定し、入力制御信号に
従つて最上位桁の重みに対応する抵抗値の不足分を補正
するように前記切替手段を制御する記憶手段を設けたこ
とを特徴とする可変抵抗出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12807485A JPS61287311A (ja) | 1985-06-14 | 1985-06-14 | 可変抵抗出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12807485A JPS61287311A (ja) | 1985-06-14 | 1985-06-14 | 可変抵抗出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61287311A true JPS61287311A (ja) | 1986-12-17 |
Family
ID=14975794
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12807485A Pending JPS61287311A (ja) | 1985-06-14 | 1985-06-14 | 可変抵抗出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61287311A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114216A (ja) * | 1987-10-28 | 1989-05-02 | Tokyo Keiki Co Ltd | デイジタル・アナログ変換器 |
| JPH03276921A (ja) * | 1990-03-27 | 1991-12-09 | Matsushita Electric Works Ltd | 基準電圧調整回路 |
| JP2009077370A (ja) * | 2007-09-20 | 2009-04-09 | Novatek Microelectronics Corp | デジタルアナログ変換器 |
| US20120194374A1 (en) * | 2011-02-01 | 2012-08-02 | Advantest Corporation | Digital to analog converter |
-
1985
- 1985-06-14 JP JP12807485A patent/JPS61287311A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01114216A (ja) * | 1987-10-28 | 1989-05-02 | Tokyo Keiki Co Ltd | デイジタル・アナログ変換器 |
| JPH03276921A (ja) * | 1990-03-27 | 1991-12-09 | Matsushita Electric Works Ltd | 基準電圧調整回路 |
| JP2009077370A (ja) * | 2007-09-20 | 2009-04-09 | Novatek Microelectronics Corp | デジタルアナログ変換器 |
| US20120194374A1 (en) * | 2011-02-01 | 2012-08-02 | Advantest Corporation | Digital to analog converter |
| US8704692B2 (en) * | 2011-02-01 | 2014-04-22 | Advantest Corporation | Digital to analog converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4132957A (en) | Programmable amplifier | |
| JPH0734542B2 (ja) | Ｄ−ａ変換回路 | |
| JPH079976B2 (ja) | 半導体メモリ | |
| JPH0377430A (ja) | Ｄ／ａコンバータ | |
| AU6681898A (en) | Voltage divider providing switchable resolution | |
| JPH0666627B2 (ja) | 可変抵抗出力回路 | |
| JPH07254830A (ja) | 電子ボリューム回路 | |
| JPS6223415B2 (ja) | ||
| JPH03201287A (ja) | 遅延量制御可能な半導体集積回路 | |
| JPH0550165B2 (ja) | ||
| JP3128477B2 (ja) | 電圧分割回路 | |
| JPS59161109A (ja) | 可変利得増幅器 | |
| JPH026683Y2 (ja) | ||
| JPS60199210A (ja) | 抵抗出力装置 | |
| JPH0124661Y2 (ja) | ||
| JPH0664516B2 (ja) | マイクロコントローラ | |
| JP2808950B2 (ja) | 半導体モジュール | |
| JPS60105312A (ja) | 可変減衰器 | |
| JPS61199103A (ja) | 温度制御回路 | |
| JPH06332534A (ja) | アクチュエータの位置検出装置 | |
| JPH01177103A (ja) | 空気調和機用制御装置 | |
| JPH0735397A (ja) | 空調設備機器 | |
| JPS5860821A (ja) | デジタル−アナログ変換出力装置 | |
| SU1022278A1 (ru) | Устройство дл определени направлени вращени вентильного электродвигател | |
| KR970011184B1 (ko) | 칩내장형 가변 저항기 |