JPH05504037A - 受信器の局部発振器を整合する方法及びその方法を実施するための装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 受信器の局部発振器を整合する方法 及びその方法を実施するための装置 本発明は受信器の局部発振器をＯＦＤＭ（直交周波数分割多重化）形のマルチキ ャリア変調、により逆高速フーリエ変換計算のための少くとも１個の回路により 変調された信号を受信しうるようにするための再整合（ｒｅａｌ　ｉｇｎｉｎｇ ）に関する。

トムソン−ＣＳ　Ｆ　（ＴＨＯＭＳＯＮ−Ｃ９Ｆ）により出願された国際特許出 願ＰＣＴ／ＦＲ８９１００５４６には、Ｔを有用伝送インターバル、ΔＴを遷移 インターバルとして期間Ｔ＋ΔＴにわたり、１／Ｔだけ離れた二つの伝送周波数 で記号を次々に伝送することを含む複数周波数を同時に用いる変調波を伝送する 方法が示されている。上記の特許出願においては更に送信器に信号の変調を行う ために逆高速フーリエ変換（ＦＦＴ”）計算用の回路を、そして受信器に受信信 号の復調のための高速フーリエ変換、（ＦＦ’、Ｔ）計算用の回路を用いてこの 方法を実施することが出来るようにする送信器と受信器も示されている。

更に、受信器を送信器と同期させるために、この変調された信号のスペクトルは 固定の周波数差を有する２本の主線を含む。これら２本の主線を用いることによ り、局部発振器並びに受信器のサンプリングクロックを従属させることが出来る 。上記特許出願においてはそれ故受信器の成る局部発振器並びにサンプリング周 波数を与えるクロックを制御するためにこれら２本の主線を用いるアナログ帰還 用の装置が示されている。

図１に示すように、上記特許出願に示される受信器の局部発振器を再整合させう る帰還制御装置は帯域フィルタ２、帯域フィルタ３、ミキサ４および３個の他の ＰＬＬ用の基準周波数を発生する位相固定ループ（ＰＬＬ）１を主として含んで いる。これら２個のフィルタ２と３は並列に接続されそして特に、上記出願に述 べられているように中間周波数をベースバンドに変換するための回路で生じる２ つの周波数ｆＡとｆＢを入力端に受信する。これら２個の帯域フィルタ２と３の 出力はミキサ４に加えられる。このミキサ４の出力は位相固定ループ１に送られ る。この位相固定ループはミキサ５を含み、その出力は低域フィルタ６の入力端 に接続される。

この低域フィルタ６の出力は電圧制御発振器（ＶＣＯ）７に接続される。発振器 ７の出力は位相固定ループの入力端、すなわちミキサ５の他方の入力端に接続さ れる。

位相固定ループ１の出力は３個の位相固定ループ８，９゜１０の入力となる。こ れら位相固定ループは分周位相固定ループである。位相固定ループ８，９．１０ は帰還制御装置の出力を構成しそして種々の局部発振器、すなゎち、高周波／中 間周波数ｆ′　変換回路、サンプリングＰ クロックｆ　１中間周波−ベースバンドｆ′１変換回路の局部発振器に対し周波 数基準を与える。

上記の回路は次のように動作する。フィルタ２が周波数ｆＡすなわち発振器によ り発生される２本の主線（マスクライン）の一方の周波数を選択する。フィルタ ３は周波数ｆＢすなわち他方の主線の周波数を選択する。ミキサ４は周波数 ｆ　とｆｓの間にビートを発生させる。位相固定ループ１は周波数ｆ　とｆｓの 差の値を与える。送信基準にょり決る伝送中の周波数ｆＡとｆＢの差は既知であ る。受信についての比較により周波数基準と位相基準が得られる。それ故位相固 定ループ８，９．１０は種々の局部発振器および受信器で用いられるサンプリン グクロックに対し周波数基準と位相基準を与える。

本発明の目的は受信器の局部発振器を完全にディジタル動作しうるように再整合 させる新規な方法並びにその方法を実施するための装置を提案することである。

この新規な方法および新規な装置は受信器のレベルにおけるクロック回復システ ムの複雑性を低域し、それによりそのコストを低減しうるようにする。

本発明の主題は、高周波／中間周波変換発振器、中間周波／ベースバンド変換発 振器およびサンプリング発振器を含む受信器のそれら発振器を再整合させる方法 であリ、上記サンプリング発振器はＯＦＤＭ　（直交周波数分割多重化）形のマ ルチキャリア変調にもとづき逆高速フーリエ変換（ＦＦＴ−１）用の少くとも１ つの回路により変換された信号を受信するようになっており、上記信号のスペク トルは互いに異なる固定の周波数を有する２本の主線を含み、そして上記方法は 受信について高速フーリエ変換により時間の関数としてこれら２本の主線の位相 の変化を計算することを特徴としており、上記発振器は可変周波数を有し、上記 計算の結果がサンプリング発振器の周波数および他の２個の発振器の内の少くと も一方の周波数をセットするために用いられる。

本発明の他の特徴および利点は下記の図面について与えられる本発明の実施のた めの装置の好適な実施例についての説明を読むことから明らかとなるものである 。

−図１はすでに説明した、従来技術により受信器の局部発振器を再整合しうるよ うにする帰還制御装置の一実施例のブロック図であるニ ー図２は本発明を実施しうる受信器の一実施例のブロック図である； 一図３は本発明の方法の実施を説明する図である；そして 一図４は本発明の方法の実施を説明する他の図である。

説明の便宜上、これらの図では同一の参照数字は同一のエレメントを示すために 用いられている。

本発明による局部発振器の再整合の方法は図２に示すような受信器で実施しうる 。それ故この受信器は周知のように、受信アンテナ２０、受信周波数を中間周波 数に変換するための受信回路２１、この中間周波数をベースバンド周波数に変換 するための変換回路２２、アナログディジタル変換器２３、パケット同期化回路 ２４、高速フーリエ変換回路からなる復調回路２５、帰還制御回路２６、分析回 路２７、修正回路２８、決定回路２９および検査回路３０を含む。これらの回路 およびそれらの動作は国際特許出願ＰＣＴ／ＦＲ８９１００５４６号明細書に示 されている。詳細に述べると、この受信器２１はアンテナ２０からの信号を増幅 する増幅器２１０を含む。

増幅器２１０の出力はミキサ２１４の第１入力端に接続される。このミキサの他 方の入力端は局部発振器２１３の出力周波数を受ける。ミキサ２１２の出力は帯 域フィルタ２１４の入力端に接続される。帯域フィルタ２１４の出力は自動利得 制御回路２１６を含む負帰還ループを含む増幅器２１５の入力端に接続される。

この回路において、増幅器２１０はアンテナ２０でピックアップした信号を増幅 する。局部発振器２１３の出力である高周波信号との間でビートをとることによ り、ミキサ２１２はその受信信号の周波数を低下させる。このミキサの出力信号 はフィルタ２１４を通され、受信しようとする信号以外の信号を除去される。自 動利得回路２１６の制御のもとで増幅器２１６は回路２１の出力である中間周波 信号ｆ′　を増幅する。この中間周波信号はそれ故、図２に示すように一方の入 力端に増幅された中間周波信号をそして他方の入力端に局部発振器２２２の出力 周波数を受けるミキサ２２０を含む中間周波−ベースバンド変換回路２２に送ら れる。このミキサの出力は低域フィルタ２２１に送られる。この場合、ミキサ２ ２０は発振器２トをとり、ベースバンド信号を出す。フィルタ２２１はアナログ ディジタル変換器２３に送られるベースバンド信号を得るようにそのスペクトル の所要の部分を選択する。それ故この変換器は帰還制御装置２６により同期化ン ブリングを行う。パケット−同期化回路２４は特に伝送インターバルのスタート を決定しうるようにし、キャリアが再び直交化され（ｒｅｏｒｔｈｏｇｏｎａｌ 　１ｓｅｄ）うるようにする。この形式の動作により粗いバケ・ノド同期化（数 サンプル以内まで）が可能となる。微同期化はそのノくノド全体についての位相 回転を検査することにより分析回路２７により行われる。このパケット−同期化 回路は例えばその信号とそれを時間Ｔだけ遅延したものとの差をとるための手段 を含む。２個のサンプルが幅Ｔ＋Δ＋の同一の伝送インターバルで処理される限 り、それらの差はほぼ一定である。最も遠い複数エコーの到着時間を差引いた、 幅ΔＴにわたる夫々の伝送インターバルについてこれが云える。他方、この差の 高速の変動は、これら２個のサンプルがもはや同一の伝送インターバルに属して いないことを示す。このように、２個のサンプルの差から伝送インターバルの変 化時点が決定され、そしてそれにより伝送インターバルの同期化をノくケ・ノド 同期化という。パケット同期化用のこの装置はサンプリング周波数２５は高速フ ーリエ変換計算用の回路からなる。上記の受信器は逆高速フーリエ変換計算用の 少くとも１個の回路を含む送信器において変調された信号を受けるようになって いる。この変調は各伝送インターノくルｔのスタート時点に遷移インターバルΔ ｔを付加したＯＦＤＭ　（直交周波数分割多重化）形のマルチキャリア変調であ り、この信号のスペクトルは互いに異なる固定周波数を有する２本の主線に１と に２を含む。

本発明の方法を実施可能にする数学的なエレメントを次に述べる。これらエレメ ントは次の仮定のちとに与えられる。

送信器についてニ ーチャンネル数が５１２である； 一信号はシャノン（５ｈａｎｎｏｎ）周波数の２倍の伝送サンプリング周波数に ついて、この場合Ｊ２０４８個の点で構成される； −このとき遷移インターバルは２５６個のサンプルに相当する。

この場合、送信器により送信される信号は次の式で与但し、Δ−ｑＸ２Ｔｅ、ｙ ｒ　（ｔ）−１，０≦ｔ≦Δ（ｑ−１１５２、すなわち、この場合、１０２４＋ １２８） Ｔｅ−１／ｆ　、ｙｒ　（ｔ）　−０その他はＤ：送信スペクトルにおけるキャ リアのオフセット、ρ、、にφ、　は時間インターバル〔ｊΔ。

Ｊ　コ、ｋ （ｊ＋１）Δ〕におけるに番目のキャリアにより運ばれる情報項であり、ｆ　は サンプリング周波数に、Δは有効部分子遷移インターバルからなる伝送インター バルに相当する。

それ自体周知のように、信号Ｓ　（ｔ）は送信および受信において成る回数の変 換を受ける。すなわち送信においてベースバンド−中間周波ｆｉ変換と周波数ｆ ＨＰを与える中間周波／高周波変換、そして受信において、高周波ｆ′　−中間 周波ｆ′変換と中間周波ｆ′、−ベースパンＨＦ　１　ｌ ド変換を受ける。変換後、すなわち、アナログディジタル変換器２３の入力には 次式で表わされる信号が入る：但し、ｆ　：送信における中間周波数 ｆ′１：受信における中間周波数 ｆＲ，、理論的受信における中間周波数ｆＨＦ’送信におけるＨＦ周波数 ｆｉＦ：受信におけるＨＦ周波数。

Δｆ　Ｈｐ−ｆ靜−ｆｔｒｐ−δ３ｆＨＦとすれば、 となる。

（上記の式で６　、δ　、δ３は補償すべき周波数オフセットを表わす）。

アナログディジタル変換器２３の出力には次式で示される信号が生じる。

Ｓ’　（ｎ）　＝Ｓ’　（ｔ−ｎＴ’＋δ）　ｅ ここでサンプルｎが例えばｊ番目の送信パケットのスタートに相当するとする。

従って、 でなくてはならない。

この場合、ブロック番号ｊについて送られる情報が回復される。そしてサンプル をｎからスタートして０から１１５１まで番号を付すことにより次が得られる： ・ｆ　δ 　ｅ とすると次が得られる。

と置くと、次が得られる。

１２８個のサンプルをシフトすると次のようになる。

高速フーリエ変換計算用の回路による復調により次式％式％： 但し、ρはサンプルの振幅、φはその位相である。記号“シ゛はに′−にである こと、およびＦＦＴ受信回路がオフセットされることによる。

信号１のパケットすなわち、サンプル（ｎ＋１ｘ１１５２＋ｉ＋１２８．ｉ＝０ ．・・・１０２３）を後に検査するとすれば、 ｎ−−−→ｎ＋ｌＸ１１５２およびｊ−−−→ｊ＋１である（（ｊ＋１）番目の パケットがらの情報をデコードする）。

ＦＦＴ回路２５は次を出す： 器の整合の低さによる位相の回転を表わす。

しかしながら、送信信号ではどのようなパケットｊでもφ、　とφ、　が一定と なるように二つのキャリアまコ、ｋｌ　コ、にま たは主線に１とに２がある。更にこれら線は連続する相を有する。すなわち位相 ジャンプがない。この分析は受信信号のどこでも行うことが出来るのであり、こ れは次の関係による。

ｋｌ＋Ｄ−ｎｌＸ３２　ｎおよびｎ１ＥＮｋ２＋Ｄ−ｎ２Ｘ３２ この場合、これら２本の線および１１５２Ｘ１個のサンプルだけ離れて受信した データについてＦＦＴ回路により計算される位相の差はｋ　−ｋ　またはに２と すｌ、２　す ると次式で与えられる。

これを展開すると、 を計算すると次のようになる。

従ってδｌに比例する。

例えばに１＞ｋ２であれば次のようになる：Δ（δ１．１）＜Ｏ→δ１〉Ｏｆｅ ′を減少Δ（δ１，１）＞０−δ１＜Ｏｆ８′を増加Δ（δ　１）−〇−δ、− Ｏｆ８’は適正に整合１′ Ｒ（δ１．δ２．δ３，１．　ｋ、）＋Ｒ（δ１．δ２．δ３，１．に２）リア のインデクスに１とに２にのみ依存する既知の定数であるから、この既知の数は それ故り、Ｓ、Ｐ、（ディジタル信号プロセッサ）で行うにはｎ個のビット（ｎ は所要の精度によりきまる）でコード化されるのであるから、次を得る。

それ故、Δ（δ　、１）とΔ（δ　、δ３，１）を決定することによりサンプリ ング発振器の周波数と中間周波／ベースバンド変換発振器の周波数を変えること の出来る値を得ることが出来る。

但し、例えばφ　ｊ、ｋｌ、２はキャリアに１またはに２および任意の入力サン プルブロックＮｏ、ｊについてＦＦＴ受信回路２５により与えられる位相項であ り、ψ　ｊ＋１．ｋｌ、に２は１１５２Ｘ１個のサンプルについてブロックＮｏ 、ｊから離れた入力サンプルブロックについて与えられる； Δ（δ　、１）とΔ（δ　、δ３，１）は図３の機能を行うことで得ることが出 来る。図３において、ＦＦＴ回路２５はキャリアに１とに２に夫々対応する値ｘ ’　ｋ　とｘ　’　ｋ　２をその出力に得ることを可能にする。

■ 実際にはＦＦＴ回路はそれらキャリアの振幅と位相を直接与えるのではなく次の 値を与える： 図３に示すように、ＦＦＴ回路２５の出力Ｘ′　はに１ １サンプルの遅延を発生する手段４０と他方の入力に手段４０の出力を受ける割 算器４１の入力に夫々送られる。

割算器４１の出力はそこからの信号の虚数部を処理する回路４２に送られる。二 つの測定においてキャリアの振幅を一定とすれば、次のようになる： 位相差が小さければ（−局部発振器のオフセットが弱い）、次のように書くこと が出来る： さもなければ次に述べる図４の機能の作表を与えるＦＲＯＭメモリを用いる。

回路４２の出力は低域フィルタ４３に入る。これは数個のエレメントについて平 均化を行う回路、すなわちゼロ平均となるべきノイズを除去するために情報の濾 波を行う回路である。回路４３の出力は減算器４４に送られる。同様に、ＦＦＴ 回路２５の信号ｘ　’　ｋ　２は例えば１１５２個のサンプルからなる一つのパ ケットのディジタル遅延を生じさせる手段４０′に送られる。信号ｘ　’　ｋ　 ２も割算器４１′の入力に送られる。この割算器４１′はその他方の入力に回路 ４０′からの信号を受けて次の除算を行う： 割算器４１′の出力は回路４２′に送られ、回路４２′が虚数部を抽出する。回 路４２′の出力はフィルタ４３と同じ構成の低域フィルタ４３′に送られる。フ ィルタ４３′の出力は、他方の入力にフィルタ４３の出力を受ける加算器４５と 値Δ（δ　、１）を出力する減算器４４の第２人力に夫々加えられる。更に、減 算器４４の出力は回路４６に加えられて、その出力に、既知であって高い精度を 保証するに充分な数のビットにわたり量子に、−に２ 化された係数□を乗算する。

ｋｌ十に２ 回路４６の出力は、一方の入力に加算器４５の出力を受ける減算器４７の他方の 入力に加えられる。この減算器の出力は値Δ（δ　、δ３，１）となる。更に、 局部発振器２２２と局部サンプリング発振器３１の周波数の再整合を行うために これら二つの値Δ（δ　、１）とΔ（δ　、δ３，１）が用いられる。更に、こ れら二つの値Δ（δ　、１）とΔ（δ　、δ３，１）は分析時間の制御のために 回路４８の入力にも送られる。この分析時間制御回路の出力は１の値すなわち１ １５２個のサンプルからなるパケットの数として測定されるディジタル遅延の値 を変更するために回路４０と４０′並びに回路４３．４３’に送られる。実際に はこれら局部発振器についての理想値に近づくとき項Δ（δ　、１）とΔ（δ　 、δ３，１）は、同時に１の値すなわち位相を回転しうるようにするための分析 時間を増加させる場合を除き、序々に小さくなる傾向をもつ。これがこの分析時 間の制御回路の目的である。

図４はΔ（δ　、１）とΔ（δ　、δ３，１）を得る１ま ための他の方法を示す。位相差についての何らの近似を行うことなくこの方法を 用いることが出来る。図４において、図３と同じエレメントを同じ参照符号で示 しておす、詳細は述べない。この図において、割算器４１と４１′および虚数部 を処理する回路４２と４２′はρ′、、ρ′、、φ′、、φ′、　を得られるよ コ、ｋｌ　コ・ｋｌ　コ・ｋｌ　コ・ｋｌうにする直交−極座標変換を行うＦＲ ＯＭメモリ５０で置きかえられている。

図３と４は単なる例であることは当業者には明らかである。

要　約　書 本発明は受信器の局部発振器を再整合させる方法並びにその方法を実施するため の装置に関する。高周波／中間周波変換発振器と、中間周波／ベースバンド変換 発振器と、各伝送インターバルのスタート時に遷移インターバルを付加したＯＦ ＤＭ　（直交周波数分割多重化）形のマルチキャリア変調に従って逆高速フーリ エ変換計算を行う少くとも１個の回路により変調される、一定の周波数差をもつ ２本の主線をそのスペクトルに含む信号を受けるサンプリング発振器と、を含む 受信器において、次の段階を特徴とする： １″−伝送インターバルのスタートの決定；２’−２本の主線の位置の決定； ３″一時間の関数としてのこれら２線の位相の変化の計算およびサンプリング発 振器と中間周波ベースバンド変換発振器の周波数のセットのためのその結果の検 査。

ディジタルテレビジョンへの応用 図３ 国際調査報告

Claims (7)

【特許請求の範囲】
1. １．高周波／中間周波変換発振器と、中間周波／ベースバンド変換発振器と、Ｏ ＦＤＭ（直交周波数分割多重）形のマルチキャリア変調により逆高速フーリエ変 換ＦＦＴ−１計算を行う少くとも１個の回路により変調された、固定の周波数差 をもつ２本の主線をそのスペクトルに含む信号を受信するサンプリング発振器と を含む受信器のそれら発振器を再整合するための方法であって、上記発振器は周 波数が可変であり、受信において高速フーリエ変換により時間の関数として上記 ２本の線の位相の変化を計算し、上記サンプリング発振器の周波数と上記他の２ 個の発振器の内の少くとも一方の周波数をセットするごとくしたことを特徴とす る方法。
2. ２．φ′ｊ，ｋ１とφ′ｊ，ｋ２を夫々入力サンプルブロックｊについてのキャ リアｋ１とｋ２の受信により高速フーリエ変換計算用の回路により与えられる位 相、φ′ｊ＋１，ｋ１とφ′ｊ＋１，ｋ２を上記ブロックｊからｑ×１サンプル だけ離れたブロックについての位相、そして▲数式、化学式、表等があります▼ として、 ▲数式、化学式、表等があります▼ を計算することにより前記中間周波／ベースバンド変換発振器の周波数を変更し 、そしてΔ（δ２，δ３，１）の値の関数として上記周波数を変更することによ り、Δ（δ２，δ３，１）＝０のとき上記発振器を正しく調整することを特徴と する請求項１の方法。
3. ３．▲数式、化学式、表等があります▼を計算することにより前記サンプリング 周波数を与える発振器の周波数を変更し、そしてΔ（δ１，１）の値の関数とし て上記周波数を変更することにより、Δ（δ１，１）＝０のとき上記発振器を正 しく調整することを特徴とする請求項１の方法。
4. ４．ＦＦＴ回路の出力に下記要件を含むことを特徴とする請求項１乃至３の１に 記載の方法を実施するための装置： −上記ＦＦＴ回路（２５）から生じる、前記主線ｋ１とｋ２に対応する値ｘ′ｋ １とｘ′ｋ２をｑ×１サンプルだけ遅延させるための手段（４０，４０′）、一 次の除算を夫々行う２個の割算器（４１，４１′）：▲数式、化学式、表等があ ります▼および▲数式、化学式、表等があります▼−上記夫々の割算器からの値 の虚数部を処理するための２個の手段（４２，４２′）、 −上記手段（４２，４２′）の内の一方からの値から他方からの値を減算してΔ （δ１，１）を得るための減算器（４４）、 −上記手段（４２，４２′）からの値を加算するための加算器（４５）、 −値Δ（δ１，１）に係数▲数式、化学式、表等があります▼を乗算する乗算器 、 −上記加算器からの値から上記乗算器からの値を減算し、Δ（δ２，δ３，１） を得るための減算器（４７）。
5. ５．前記虚数部を処理する夫々の手段の出力に設けられる平均化装置（４３，４ ３′）を含むことを特徴とする請求項４の装置。
6. ６．分析時間すなわち１の値を変更しうるようにする分析時間制御回路（４８） を更に含むことを特徴とする請求項４または５の装置。
7. ７．前記割算器および夫々の割算器からの値の虚数部を処理する手段を直交−極 座標変換を行う角度ＰＲＯＭメモリと２個の減算器で置きかえることを特徴とす る請求項５の装置。