JPH0552500B2

JPH0552500B2 -

Info

Publication number: JPH0552500B2
Application number: JP58185632A
Authority: JP
Inventors: Koichi Katagiri; Takashi Sudo; Yoshio Ishigaki; Hiroshi Sawara; Satoru Maeda; Yasushi Noguchi
Original assignee: Nippon Telegraph and Telephone Corp; Sony Corp
Current assignee: Sony Corp; NTT Inc
Priority date: 1983-10-04
Filing date: 1983-10-04
Publication date: 1993-08-05
Also published as: JPS6078479A

Description

【発明の詳細な説明】電話回線を利用して、あるいはテレビジヨン放
送の垂直ブランキング期間を利用してニユース、
電気予報、お知らせなどの情報を伝送するシステ
ムとして、キヤプテンシステムやテレビジヨン文
字多重放送システムなどがある。

これは、送信側では文字、数字あるいは記号な
どのキヤラクタをコード信号に変換して送信し、
受信側ではそのコード信号からもとのキヤラクタ
を復号してテレビ受像機の画面に表示するもので
ある。

例えば、文字「Ａ」の場合には、送信側から文
字「Ａ」を示すコード信号“41”（16進値）が８
ビツトのバイナリコードに変換されて送信され
る。そして、受信側では、このコード信号“41”
がキヤラクタジエネレータに供給されて文字
「Ａ」のパターンとなる輝度信号が形成され、従
つて、受像機の画面に文字「Ａ」が表示される。

そして、この場合、実際には表示されるキヤラ
クタを見やすくするため、スムージングが行われ
ている。

すなわち、第１図はキヤラクタジエネレータに
書き込まれている文字「Ａ」の原パターンの一例
を模型的に示すもので、この原パターンは例えば
５×７ドツトのドツトマトリツクスにより構成さ
れている。

また、第２図は受像機の画面に表示された文字
「Ａ」を示す。ただし、スムージングは行われて
いない。そして、L₁〜L₁₄は走査線を示し、破線
図示の走査線L_2n+1は奇数フイールド期間に形成
され、実線図示の走査線L_2nは偶数フイールド期
間に形成される。また、Duは基本となる大きさ
のドツト（輝点）を示し、キヤラクタジエネレー
タの出力（第１図）が奇数フイールド期間及び偶
数フイールド期間の両方に使用されるので、図の
ような表示パターンとなる。

これに対して、スムージングが行われたときに
は、文字「Ａ」は第３図のように表示され、本来
のドツトDuの1/2の幅のハーフドツトDhが付加
される。従つて、第２図のスムージング前の文字
「Ａ」に比べて滑らかになり、見やすくなる。

そして、このスムージングを行なうとき、単位
ドツトDuに対するハーフドツトDhの組み合わせ
は、基本的に第４図に示す２通りだけであり、全
てのキヤラクタについて第４図に示す組み合わせ
でハーフドツトDhが付加される。

第５図は、そのようなスムージングを行うため
の回路の一例を示す。すなわち、第５図におい
て、２１は表示データ用のキヤラクタジエネレー
タを示し、これは例えば第１図に示すように例え
ば５×７ドツトの原パターンを有する。そして、
キヤラクタジエネレータ２１には、ビデオRAM
（図示せず）からキヤラクタコードCHRが上位ア
ドレスとして供給されることにより、このコード
CHRに対応した原パターンが選択されると共に、
行信号DRSが下位アドレスとして供給されるこ
とにより、その選択された原パターンのどの行で
あるかが指定され、従つて、これら信号CHR，
DRSにより目的とするキヤラクタのデータが１
行分５ビツトずつ順次取り出される。

また、２２は参照データ用のキヤラクタジエネ
レータを示し、これはキヤラクタジエネレータ２
１と同じもので、やはりキヤラクタコードCHR
が上位アドレスとして供給されるが、下位アドレ
スとしては別の行信号RRSが供給される。この
行信号RRSは、奇数フイールド期間には、行信
号DRSが指定している原パターンの行よりも１
つ上の行を指定し、偶数フイールド期間には、行
信号DRSが指定している行よりも１つ下の行を
指定する信号である。

さらに、３１は６ビツトの表示データ用のシフ
トレジスタを示す。このレジスタ３１は第１図の
レジスタ３に対応するもので、その下位５ビツト
D₀〜D₄にキヤラクタジエネレータ２１の出力デ
ータが供給されると共に、クロツク形成回路３０
から水平走査速度に対応した周期のパルスCLK
がシフトクロツクとして供給され、レジスタ３１
のデータは最上位ビツト方向にシフトされる。な
お、この場合、パルスCLKの１周期が単位ドツ
トDuの水平方向の幅に対応するが、パルスCLK
は前半の半周期は“１”、後半の半周期は“０”
になるものとする。

また、３２は６ビツトの参照データ用のシフト
レジスタを示し、その下位５ビツトR₀〜R₄にキ
ヤラクタジエネレータ２２の出力データが供給さ
れると共に、パルスCLKがシフトパルスとして
供給され、レジスタ３２のデータは最上位ビツト
方向へとシフトされる。

そして、レジスタ３１のビツトD₄の出力がオ
ア回路４１を通じてCRTデイスプレイ５０に供
給される。従つて、この状態では、デイスプレイ
５０には例えば第２図に示すようにスムージング
の行われていないキヤラクタが表示される。

さらに、レジスタ３１のビツトD₅と、レジス
タ３２のビツトR₄と、パルスCLKがアンド回路
４２に供給されると共に、レジスタ３２のビツト
R₅がインバータ４４を通じてアンド回路５３に
供給され、そのアンド出力Pfがオア回路４１に
供給される。また、レジスタ３１のビツトD₃と、
レジスタ３２のビツトR₄と、パルスCLKの反転
したパルスとがアンド回路４３に供給され
ると共に、レジスタ３２のビツトR₃がインバー
タ４５を通じてアンド回路５４に供給され、その
アンド出力Pbがオア回路４１に供給される。

従つて、信号Pf，Pbは、 Pf＝D₅・₅・R₄・CLK Pb＝D₃・₄・₃・となるので、この信号Pf，Pbにより第６図Ａ，
Ｂに示すようにハーフドツトDhが表示される。
すなわち、第６図Ａ，Ｂにおいて、１つの升目は
単位ドツトDuに対応し、斜線のある升目は表示
された単位ドツトDh（レベル“１”）、斜線のない
升目は表示されない単位ドツトDu（レベル“０”）
を示す。また、奇数フイールド期間には、現在表
示が行われている行と、その上の行とによりハー
フドツトDhが表示されるので、奇数フイールド
期間には第６図Ａとなり、偶数フイールド期間に
は、現在表示が行われている行と、その下の行と
によりハーフドツトDhが表示されるので、偶数
フイールド期間には第６図Ｂとなる。そして、信
号Ph，PbによりハーフドツトDh（斜線をつけた
１／２幅の升目）が表示される。

従つて、第６図Ａ，Ｂに示すように、ハーフド
ツトDhが表示されて、スムージングが行われる。

ところが、以上のようにしてスムージングを行
うと、実際には、回路に時間遅れがあるので、表
示されたハーフドツトDhの位置がずれてしまう。

すなわち、回路３１〜４５における時間遅れが
一様に時間τであるとする。また、表示されるキ
ヤラクタの原パターンが例えば第７図Ａに示すよ
うなドツト配列であるとする。

すると、ある水平期間に、この原パターンの上
のドツトに関して水平走査（読み出し）が行われ
ると、クロツクCLKに対してレジスタ３１のビ
ツトD₄及びオア回路４１の出力Q₄₁は、第７図
Ｂ，Ｃに示すように、それぞれ時間τだけ遅れた
信号となる。従つて、この水平期間には、信号
Q₄₁により第７図Ｅに示すように単位ドツトDuが
表示される（簡単のため、この水平期間のハーフ
ドツトDhは省略する）。

そして、次の水平期間に第７図Ａの原パターン
の下のドツトに関して水平走査が行われると、奇
数フイールド期間（第６図Ａ）であるとすれば、
各部の波形は第７図Ｄに示すようになる（₅は
インバータ４４の出力）。従つて、この水平期間
には、信号Q₄₁により第７図Ｆに示すように単位
ドツトDu及びハーフドツトDhが表示される（簡
単のため、信号PbによるハーフドツトDhは省略
する）。

従つて、ハーフドツトDhは、その周囲の単位
ドツトDuに比べて右にずれ、しかも、本来の1/2
の幅よりもさらに狭く表示されてしまう。さら
に、このとき、本来存在しないノイズドツトDn
が付加されてしまう。

また、クロツクCLKの周波数は5.73MHzであ
り、従つて、クロツクCLKの１周期、つまり、
単位ドツトDnの時間的な横幅は175μ秒ときわめ
て短いので、時間遅れτによる影響が大きい。

そこで、一般には、信号ラインの各部に遅延回
路を設け、ハーフドツトDhがずれたり、その幅
が狭くなつたりしないように、あるいはノイズド
ツトDnが生じたりしないようにしている。

しかし、そのような方法では、遅延回路が各信
号ラインごとに必要となるので、コストアツプと
なつてしまう。しかも、回路３１〜４５の時間遅
れは回路ごとに異なり、しかも、同一の回路でも
使用するICによつてばらつきがあるので、遅延
回路の遅延時間を調整しなければならず、量産性
が悪い。

この発明は、このような問題点を一掃しようと
するものである。

このため、この発明においては、例えば、第９
図に示すように、キヤラクタコードCHR及び行
番号ｎを示す第１の行信号DRSに基づいてキヤ
ラクタの原ドツトパターンを示す信号を発生する
第１のキヤラクタジエネレータ２１と、上記キヤ
ラクタコードCHR及び上記行番号ｎに対する１
行上の行または１行下の行番号ｎ±１を示す第２
の行信号RRSに基づいて上記キヤラクタの原ド
ツトパターンを示す信号を発生する第２のキヤラ
クタジエネレータ２２と、上記キヤラクタのドツ
ト周期に等しい周期の第１のクロツクパルス
CLK，及び該第１のクロツクパルスの周波
数の２倍の周波数でかつ位相が上記第１のクロツ
クパルスの位相よりも進んでいる第２のクロツク
パルスWCKを発生するクロツク形成回路３０と、
上記第１のキヤラクタジエネレータから並列に供
給される上記行番号ｎの原ドツトパターンを示す
信号を上記第１のクロツクパルスに基づいて順次
シフトする第１のシフトレジスタ３１と、上記第
２のキヤラクタジエネレータから並列に供給され
る上記行番号ｎ±１の原ドツトパターンを示す信
号を上記第１のクロツクパルスに基づいて順次シ
フトする第２のシフトレジスタ３２と、上記第
１、第２のシフトレジスタの出力信号に基づい
て、上記第１のキヤラクタジエネレータが発生す
る上記原ドツトパターンに関連したハーフドツト
パターンを示す信号Pf，Pbを発生し、上記原ド
ツトパターンを示す信号と上記ハーフドツトパタ
ーンを示す信号を順次出力する論理回路４１〜４
５と、該論理回路の出力信号Q₄₁が供給され上記
第２のクロツクパルスに基づいて上記原ドツトパ
ターンを示す信号と上記ハーフドツトパターンを
示す信号を連続させて出力するフリツプフロツプ
回路６０とを備えたものである。

このように、この発明では、Ｄフリツプフロツ
プ回路６０を設け、これにより信号Q₄₁にクロツ
ク同期をとる。

すなわち、信号Q₄₁がＤフリツプフロツプ回路
６０のＤ端子に供給されると共に、そのＱ端子の
出力信号Q₆₀がデイスプレイ５０に供給される。
また、クロツク形成回路３０からクロツクCLK
の２倍の周波数のクロツクWCKが取り出され、
このクロツクWCKがフリツプフロツプ回路６０
のクロツク端子CKに供給される。

このような構成によれば、クロツクCLK，
CLKはクロツクWCKを分周して形成しているの
で、クロツクWCKはクロツクCLKに対して第８
図Ｂ，Ｅに示すような位相の進んだものとなる。
なお、第８図Ａ〜Ｄは第７図Ａ〜Ｄと同じであ
る。

そして、このクロツクWCKの立ち上がりによ
り信号Q₄₁がフリツプフロツプ回路６０にロード
されるので、原パターン（第８図Ａ）の上のドツ
トを走査している水平期間の信号Q₄₁（第８図Ｃ）
は、第８図Ｆに示すような信号Q₆₀とされ、従つ
て、この信号Q₆₀により第８図Ｈに示すように単
位ドツトDuが表示される。

また、原パターンの下のドツトを走査している
水平期間の信号Q₄₁（第８図Ｄ）は、第８図Ｇに
示すような信号Q₆₀とされるので、この信号Q₆₀
より第８図Ｉに示すように単位ドツトDu及びハ
ーフドツトDhが表示される。そして、このとき、
ハーフドツトDhは周囲の単位ドツトDuに対して
位置がずれたり、幅が狭くなることがない。ま
た、ノイズドツトDnを生じることがない。

こうして、この発明によれば、回路に時間遅れ
があつてもハーフドツトDhの位置がずれたり、
幅が狭くなつたり、あるいはノイズドツトDnの
生じることを防ぐことができる。

しかも、そのためには、Ｄフリツプフロツプ回
路６０を追加するだけでよく、コストアツプがほ
とんどない。また、各種の調整も不要であり、量
産性がよい。

なお、上述においては、単位ドツトDuとハー
フドツトDhとの間のずれ及び幅の変化を補償し
た場合であるが、表示されたキヤラクタとその色
との間のずれなどのように、主表示信号と副表示
信号との間のずれなどの補償を行うこともでき
る。さらに、キヤラクタジエネレータ２２の出力
は、キヤラクタジエネレータ２１から時分割式に
得ることもできる。また、テレビ文字多重放送の
受信機やパーソナルコンピユータなどにもこの発
明を適用できる。

【図面の簡単な説明】

第１図〜第８図はこの発明を説明するための
図、第９図はこの発明の一例の系統図である。２１，２２はキヤラクタジエネレータ、３１，
３２はシフトレジスタである。

Claims

【特許請求の範囲】１キヤラクタコード及び行番号ｎを示す第１の
行信号に基づいてキヤラクタの原ドツトパターン
を示す信号を発生する第１のキヤラクタジエネレ
ータと、上記キヤラクタコード及び上記行番号ｎに対す
る１行上の行または１行下の行番号ｎ±１を示す
第２の行信号に基づいて上記キヤラクタの原ドツ
トパターンを示す信号を発生する第２のキヤラク
タジエネレータと、上記キヤラクタのドツト周期に等しい周期の第
１のクロツクパルス及び該第１のクロツクパルス
の周波数の２倍の周波数でかつ位相が上記第１の
クロツクパルスの位相よりも進んでいる第２のク
ロツクパルスを発生するクロツク形成回路と、上記第１のキヤラクタジエネレータから並列に
供給される上記行番号ｎの原ドツトパターンを示
す信号を上記第１のクロツクパルスに基づいて順
次シフトする第１のシフトレジスタと、上記第２のキヤラクタジエネレータから並列に
供給される上記行番号ｎ±１の原ドツトパターン
を示す信号を上記第１のクロツクパルスに基づい
て順次シフトする第２のシフトレジスタと、上記第１、第２のシフトレジスタの出力信号に
基づいて、上記第１のキヤラクタジエネレータが
発生する上記原ドツトパターンに関連したハーフ
ドツトパターンを示す信号を発生し、上記原ドツ
トパターンを示す信号と上記ハーフドツトパター
ンを示す信号を順次出力する論理回路と、該論理回路の出力信号が供給され上記第２のク
ロツクパルスに基づいて上記原ドツトパターンを
示す信号と上記ハーフドツトパターンを示す信号
を連続させて出力するフリツプフロツプ回路とを
備えたことを特徴とするキヤラクタ表示装置。