JPH0552522B2 - - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は例えばワンチツプマイクロコンピユ
ータを制御装置本体として設けたRAMを備えた
制御装置に関する。

［従来の技術］ 従来この種の装置としては第３図に示すものが
知られている。これは入力部が商用交流電源に接
続される直流電源１に対してダイオード２を介し
てワンチツプマイクロコンピユータ３を接続する
とともに、抵抗４とコンデンサ５との直列時定数
回路を接続し、その抵抗４にダイオード６を逆極
性にして並列に接続している。前記直列時定数回
路とダイオード６はリセツト回路を構成し、その
コンデンサ５の端子をワンチツプマイクロコンピ
ユータ３のリセツト端子に接続している。一方、
RAMバツクアツプ用のバツテリー７を設け、そ
のバツテリー７にコネクター８及びダイオード９
を介して前記マイクロコンピユータ３並びにリセ
ツト回路を接続している。前記ワンチツプマイク
ロコンピユータ３にはCPU（中央処理装置）、
ROM（リード・オンリー・メモリ）、RAM（ラン
ダム・アクセス・メモリ）などが内蔵されてい
る。

この装置ではコネクター８を切離してバツテリ
ー７をマイクロコンピユータ３に接続しない状態
では電源１がオフされるとマイクロコンピユータ
３内のRAMはメモリバツクアツプされないの
で、データは消滅する。従つて電源１をオンする
とマイクロコンピユータ３に供給される電圧Vcc
は第４図のａに示すように直ちに立上がるがリセ
ツト端子に供給されるコンデンサ５の端子電圧は
第４図のｂに示すように直ちには立上がらず所定
の時定数をもつて立上がる。しかしてマイクロコ
ンピユータ３は電源電圧Vccが入力されている状
態でリセツト端子からの入力が設定レベルV_IL以
下の状態が一定時間以上続くのを判断してRAM
クリアを行う。すなわち初期リセツトを行う。

［発明が解決しようとする問題点］ また、コネクター８を接続してバツテリー７を
マイクロコンピユータ３に接続している状態では
電源１がオフされてもバツテリー７によつてマイ
クロコンピユータ３のRAMはバツクアツプさ
れ、データが保持される。このときのバツテリー
７の電圧V_BTはメモリバツクアツプのみでよいの
で電源電圧Vcc及びリセツトの設定レベルV_ILよ
りも低くなつている。しかしこの状態で電源１が
オンすると第５図のａに示すようにマイクロコン
ピユータ３に入力される電圧がV_BTからVccに立
上がる。これによりリセツト回路のコンデンサ５
の端子電圧が所定の時定数でV_BTからVccに立上
がる。この結果、マイクロコンピユータ３が電源
電圧Vccが入力されている状態でリセツト端子か
らの入力が設定レベルV_IL以下の状態が一定時間
以上続いていると判断してRAMクリアを行なつ
てしまい問題があつた。すなわち、RAMに正し
いデータが入つているにも拘らずデータが消滅し
てしまう問題があつた。

この発明のこのような問題を解決するために為
されたもので、RAMバツクアツプ用バツテリー
が接続されていない状態で電源がオンされたとき
には確実にRAMクリアし、またRAMバツクア
ツプ用バツテリーが接続されていてRAMがバツ
クアツプされている状態で電源がオンされたとき
にはRAMクリアを禁止してデータの消滅を防止
でき、信頼性を向上できるRAMを備えた制御装
置を提供することを目的とする。

［問題点を解決するための手段］ この発明は、入力部が商用交流電源に接続され
る直流電源に接続されたRAMを備えた制御装置
本体と、直流電源に抵抗を介してコンデンサわ接
続するとともにそのコンデンサを制御装置本体の
リセツト端子に並列に接続したCR時定数回路を
備え、前記リセツト端子に前記コンデンサの端子
電圧を供給するリセツト回路と、電源電圧よりも
電圧レベルが低いRAMバツクアツプ用バツテリ
ーと、このバツテリーを制御装置本体の電源端子
及びリセツト端子に対して接離自在にするととも
にバツテリーを制御装置本体の電源端子及びリセ
ツト端子に対して接続した時、CR時定数回路の
抵抗を短絡するコネクターとを設け、制御装置本
体は前記直流電源の電源電圧が入力されている状
態でリセツト端子に入力される電圧が一定時間、
直流電源の電源電圧よりも低くかつ前記バツテリ
ー電圧よりも高い設定レベル以下のときリセツト
信号入力を判断してRAMクリアするものであ
る。

［作用］ このような構成の本発明においてはコネクター
を切離した状態で直流電源をオンするとリセツト
回路のコンデンサの端子電圧が略ゼロの状態から
立上がり制御装置本体はリセツト信号の入力を判
断してRAMクリアを行う。またコネクターを接
続している状態では直流電源がオフしている間制
御装置本体のRAMはバツテリーによつてメモリ
バツクアツプされる。この状態で直流電源がオン
すると制御装置本体に対する電源が直ちに立上が
るとともにコネクターによつてリセツト回路の抵
抗が短絡されているのでコンデンサの端子電圧も
バツテリー電圧レベルから直流電源電圧レベルに
直ちに立上がる。従つて直流電源電圧が立上がつ
た状態でリセツト端子の入力が設定レベル以下の
状態はなく制御装置本体に対するリセツト信号の
入力は行われない。こうしてバツテリーが接続さ
れている状態ではRAMクリアは禁止される。

［実施例］ 以下、この発明は実施例を図面を参照して説明
する。

第１図に示すように入力部が商用交流電源に接
続される直流電源１１にダイオード１２を介して
ワンチツプマイクロコンピユータ１３を接続して
いる。また前記直流電源１１にダイオード１２を
介して抵抗１４とコンデンサ１５との直列時定数
回路を接続している。そして前記抵抗１４にダイ
オード１６を逆極性にして並列に接続しリセツト
回路を構成している。このリセツト回路はそのコ
ンデンサ１５の端子を前記ワンチツプマイクロコ
ンピユータ１３のリセツト端子に接続している。

また、RAMバツクアツプ用のバツテリー１７
を設け、そのバツテリー１７にコネクター１８及
びダイオード１９を介して前記マイクロコンピユ
ータ１３並びにリセツト回路を接続している。前
記抵抗１４は前記コネクター１８を介して短絡さ
れるようになつている。

前記ワンチツプマイクロコンピユータ１３には
CPU（中央処理装置）、ROM（リード・オンリ
ー・メモリ）、RAM（ランダム・アクセス・メモ
リ）などが内蔵されている。このマイクロコンピ
ユータ１３のCPUは直流電源１１の電圧Vccが入
力されている状態でリセツト端子への入力が設定
レベルV_IL以下で一定時間継続するとリセツト信
号の入力を判断してRAMをクリアするようにし
ている。

なお、直流電源１１の電圧Vcc、リセツト信号
入力判断のための設定レベルV_IL及びバツテリー
１７の出力電圧V_BTとの関係は、Vcc＞V_IL＞V_BT
となつている。

このような構成の本実施例においてはコネクタ
ー１８を切離している状態で直流電源１１をオン
すると、その電源１１から電圧Vccが出力されダ
イオード１２を介してマイクロコンピユータ１３
に供給される。またこの電圧Vccはダイオード１
２を介してリセツト回路にも供給される。しかし
てリセツト回路では抵抗１４を介してコンデンサ
１５への充電が開始されそのコンデンサ１５の充
電電圧がマイクロコンピユータ１３のリセツト端
子に供給される。こうしてマイクロコンピユータ
１３のリセツト端子に供給される電圧は略ゼロボ
ルトから所定の時定数に基づいて徐々に上昇する
ようになる。従つてマイクロコンピユータ１３は
電源電圧Vccが供給されている状態でリセツト端
子への入力電圧が設定レベルV_IL以下の状態が一
定時間継続することを判断してリセツト信号の入
力を判断しRAMをクリアする。すなわち初期リ
セツトが行われる。

このようにバツテリー１７によるRAMのバツ
クアツプが行われない状態では電源１１のオン時
にRAMクリアが確実に行われる。

また、直流電源１１がオン状態にあるときにコ
ネクター１８が接続されると、バツテリー１７が
マイクロコンピユータ１３に接続されるが、バツ
テリー１７の出力電圧V_BTは電源１１の電圧Vcc
よりも低いので、バツテリー１７からマイクロコ
ンピユータ１３に電源が供給されることはない。
この状態で電源１１がオフされると、今度はマイ
クロコンピユータ１３にバツテリー１７から電源
が供給されるようになり、マイクロコンピユータ
１３に内蔵されているRAMはバツテリー１７で
バツクアツプされ、RAMに記憶されているデー
タは保護される。このときコンデンサ１５にはダ
イオード１９を介してバツテリー１７が並列に接
続されているので、そのコンデンサ１５の端子電
圧は略バツテリー１７の出力電圧V_BTとなつてい
る。

この状態で直流電圧１１がオンされるとマイク
ロコンビユータ１３に供給される電圧は第２図の
ａに示すように電圧V_BTから電圧Vccに瞬時に立
上がる。またリセツト回路においては抵抗１４が
コネクター１８を介して短絡されているのでこの
コンデンサ１５の端子電圧も第２図のｂに示すよ
うに電圧V_BTから電圧Vccに瞬時に立上がる。し
かしてマイクロコンピユータ１３は電源電圧が
Vccの状態でリセツト端子への入力電圧が設定レ
ベルV_IL以下となる状態を全く検出できずこのた
めリセツト信号の入力を判断することはない。し
かしてRAMクリアは行われない。このようにバ
ツテリー１７でRAMがバツクアツプされている
場合にはRAMクリアは禁止されRAMのデータ
が破壊されることはない。

このようにRAMがバツテリー１７でバツクア
ツプされていないときに電源１１がオンされると
確実にRAMクリアができ、またRAMがバツテ
リー１７でバツクアツプされているときに電源１
１がオンされるとRAMクリアを禁止してRMA
のデータが破壊されるのを防止できるので常にデ
ータは正しい状態にあり信頼性を向上できる。

なお、前記実施例では制御装置本体としてワン
チツプマイクロコンピユータを使用したものにつ
いて述べたが必ずしもこれに限定されるものでは
なく、CPUとRAMとが分離しているものであつ
てもよい。

［発明の効果］ 以上詳述したようにこの発明によれば、RAM
バツクアツプ用バツテリーが接続されていない状
態で電源がオンされたときには確実にRAMクリ
アし、またRAMバツクアツプ用バツテリーが接
続されていてRAMがバツクアツプされている状
態で電源がオンされたときにはRAMクリアを禁
止してデータの消滅を防止でき、信頼性を向上で
きるRAMを備えた制御装置を提供できるもので
ある。

【図面の簡単な説明】

第１図はこの発明の実施例を示す回路図、第２
図は同実施例におけるコネクター接続時の電源入
力波形及びリセツト回路出力波形を示す図、第３
図は従来例を示す回路図、第４図は同従来例にお
けるコネクター切離し時の電源入力波形及びリセ
ツト回路出力波形を示す図、第５図は同従来例に
おけるコネクター接続時の電源入力波形及びリセ
ツト回路出力波形を示す図である。 １１……直流電源、１３……ワンチツプマイク
ロコンピユータ、１４……抵抗、１５……コンデ
ンサ、１７……RAMバツクアツプ用バツテリ
ー、１８……コネクター。

Claims (1)

【特許請求の範囲】
1. １ 入力部が商用交流電源に接続される直流電源
   に接続されたRAMを備えた制御装置本体と、前
   記直流電源に抵抗を介してコンデンサを接続する
   とともにそのコンデンサを前記制御装置本体のリ
   セツト端子に並列に接続したCR時定数回路を備
   え、前記リセツト端子に前記コンデンサの端子電
   圧を供給するリセツト回路と、前記電源電圧より
   も電圧レベルが低いRAMバツクアツプ用バツテ
   リーと、このバツテリーを前記制御装置本体の電
   源端子及びリセツト端子に対して接離自在にする
   とともに前記バツテリーを前記制御装置本体の電
   源端子及びリセツト端子に対して接続した時、前
   記CR時定数回路の抵抗を短絡するコネクターと
   を設け、前記制御装置本体は前記直流電源の電源
   電圧が入力されている状態でリセツト端子に入力
   される電圧が一定時間、前記直流電源の電源電圧
   よりも低くかつ前記バツテリー電圧よりも高い設
   定レベル以下のときリセツト信号入力を判断して
   RAMクリアすることを特徴とするRAMを備え
   た制御装置。