JPH0552911A - 半導体集積回路のテスト回路 - Google Patents
半導体集積回路のテスト回路Info
- Publication number
- JPH0552911A JPH0552911A JP3213345A JP21334591A JPH0552911A JP H0552911 A JPH0552911 A JP H0552911A JP 3213345 A JP3213345 A JP 3213345A JP 21334591 A JP21334591 A JP 21334591A JP H0552911 A JPH0552911 A JP H0552911A
- Authority
- JP
- Japan
- Prior art keywords
- scan
- test
- circuit
- semiconductor integrated
- registers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 特別なスキャン入力データを用意することな
しに、任意の時間に任意のレジスタのスキャンテスト
を、その前後でレジスタの値を変化させることなく実現
する半導体集積回路１０のテスト回路を得る。 【構成】 テストモード時に、一連のスキャンレジスタ
１ａ〜１ｃの両端を接続しループ回路を形成する手段２
を備えた。
しに、任意の時間に任意のレジスタのスキャンテスト
を、その前後でレジスタの値を変化させることなく実現
する半導体集積回路１０のテスト回路を得る。 【構成】 テストモード時に、一連のスキャンレジスタ
１ａ〜１ｃの両端を接続しループ回路を形成する手段２
を備えた。
Description
【０００１】
【産業上の利用分野】この発明は半導体集積回路のテス
ト回路に関する。
ト回路に関する。
【０００２】
【従来の技術】この種のテスト回路として従来の図３に
示すようなものがある。同図において１０は半導体集積
回路を示し、１ａ〜１ｃはスキャンレジスタを示す。ス
キャンレジスタ１ａ〜１ｃは、モード入力線１１よりの
信号に応じ、通常動作モード時は普通のシフトレジスタ
として動作するが、テストモード時にはスキャンレジス
タとして動作する。１２，１３はテストモード時にデー
タの入出力を行うスキャン入力信号線およびスキャン出
力信号線である。
示すようなものがある。同図において１０は半導体集積
回路を示し、１ａ〜１ｃはスキャンレジスタを示す。ス
キャンレジスタ１ａ〜１ｃは、モード入力線１１よりの
信号に応じ、通常動作モード時は普通のシフトレジスタ
として動作するが、テストモード時にはスキャンレジス
タとして動作する。１２，１３はテストモード時にデー
タの入出力を行うスキャン入力信号線およびスキャン出
力信号線である。
【０００３】通常動作モード時は、スキャン入力信号線
１２およびスキャン出力信号線１３はそれぞれスキャン
レジスタ１ａ，１ｃと切断されており、半導体集積回路
１０は通常動作を行う。
１２およびスキャン出力信号線１３はそれぞれスキャン
レジスタ１ａ，１ｃと切断されており、半導体集積回路
１０は通常動作を行う。
【０００４】一方、テストモード時は、スキャン入力信
号線１２はスキャンレジスタ１ａに、スキャン出力信号
線１３はスキャンレジスタ１ｃにそれぞれ接続されると
ともに各スキャンレジスタ１ａ〜１ｃはスキャンモード
となり、スキャン入力信号線１２→スキャンレジスタ１
ａ→同１ｂ→同１ｃ→スキャン出力信号線１３というス
キャンパスを形成する。この状態でスキャンレジスタの
数だけスキャンパス方向にデータをシフトすることによ
り、スキャンレジスタ１ａ〜１ｃの値をスキャン出力信
号線１３に出力させると同時に、スキャン入力信号線１
２から特定のスキャン入力データを入力してスキャンレ
ジスタ１ａ〜１ｃに値をセットする。
号線１２はスキャンレジスタ１ａに、スキャン出力信号
線１３はスキャンレジスタ１ｃにそれぞれ接続されると
ともに各スキャンレジスタ１ａ〜１ｃはスキャンモード
となり、スキャン入力信号線１２→スキャンレジスタ１
ａ→同１ｂ→同１ｃ→スキャン出力信号線１３というス
キャンパスを形成する。この状態でスキャンレジスタの
数だけスキャンパス方向にデータをシフトすることによ
り、スキャンレジスタ１ａ〜１ｃの値をスキャン出力信
号線１３に出力させると同時に、スキャン入力信号線１
２から特定のスキャン入力データを入力してスキャンレ
ジスタ１ａ〜１ｃに値をセットする。
【０００５】このような通常動作モードとテストモード
とを交互に繰り返すことにより、半導体集積回路１０の
テストを行う。
とを交互に繰り返すことにより、半導体集積回路１０の
テストを行う。
【０００６】
【発明が解決しようとする課題】上述したような従来の
半導体集積回路のテスト回路では、テスト時にスキャン
入力信号線１２から入力するスキャン入力データを予め
用意しなければならず、このようなスキャン入力データ
を含むテストパターンを作成するための負荷が大きかっ
た。この発明の目的は、特別なスキャン入力データを用
意することなくスキャンレジスタの読出しとセットとを
可能にすることで、簡便に半導体集積回路のテストが行
えるテスト回路を得ることにある。
半導体集積回路のテスト回路では、テスト時にスキャン
入力信号線１２から入力するスキャン入力データを予め
用意しなければならず、このようなスキャン入力データ
を含むテストパターンを作成するための負荷が大きかっ
た。この発明の目的は、特別なスキャン入力データを用
意することなくスキャンレジスタの読出しとセットとを
可能にすることで、簡便に半導体集積回路のテストが行
えるテスト回路を得ることにある。
【０００７】
【課題を解決するための手段】この発明は、テストモー
ド時に、一連のスキャンレジスタの両端を接続しループ
回路を形成するループ形成手段を備えたものである。
ド時に、一連のスキャンレジスタの両端を接続しループ
回路を形成するループ形成手段を備えたものである。
【０００８】
【作用】一連のスキャンレジスタの値をスキャンパス方
向にシフトさせることにより、末尾のスキャンレジスタ
からその値が順次出力されると同時に、同じ値が先頭の
スキャンレジスタから順次入力される。スキャンレジス
タの数だけシフトされたときには、各スキャンレジスタ
の値はループを一巡して当該テストモードの開始前と同
じ状態にセットされている。
向にシフトさせることにより、末尾のスキャンレジスタ
からその値が順次出力されると同時に、同じ値が先頭の
スキャンレジスタから順次入力される。スキャンレジス
タの数だけシフトされたときには、各スキャンレジスタ
の値はループを一巡して当該テストモードの開始前と同
じ状態にセットされている。
【０００９】
【実施例】図１はこの発明の一実施例を示す半導体集積
回路のテスト回路を示す図で、図３と同一符号は同一も
しくは相当部分を示す。本実施例ではスキャン入力信号
線１２とスキャン出力信号線１３とがスイッチ２を介し
て接続されている。スイッチ２は、制御線１４の信号に
よってオン／オフ制御される。
回路のテスト回路を示す図で、図３と同一符号は同一も
しくは相当部分を示す。本実施例ではスキャン入力信号
線１２とスキャン出力信号線１３とがスイッチ２を介し
て接続されている。スイッチ２は、制御線１４の信号に
よってオン／オフ制御される。
【００１０】通常動作モード時は、モード入力線１１よ
りの信号に応じスキャンレジスタ１ａ〜１ｃは普通のシ
フトレジスタとして働く。このとき、スキャン入力信号
線１２およびスキャン出力信号線１３はスキャンレジス
タ１ａ，１ｃから電気的に切断されている。
りの信号に応じスキャンレジスタ１ａ〜１ｃは普通のシ
フトレジスタとして働く。このとき、スキャン入力信号
線１２およびスキャン出力信号線１３はスキャンレジス
タ１ａ，１ｃから電気的に切断されている。
【００１１】これに対しテストモード時においては、モ
ード入力線１１からの信号により全スキャンレジスタ１
ａ〜１ｃがスキャンモードに設定されてスキャンが可能
になる一方、半導体集積回路１０に含まれる他のすべて
のレジスタ（図示せず）の動作は停止し、スキャン動作
中はその値を保持する。
ード入力線１１からの信号により全スキャンレジスタ１
ａ〜１ｃがスキャンモードに設定されてスキャンが可能
になる一方、半導体集積回路１０に含まれる他のすべて
のレジスタ（図示せず）の動作は停止し、スキャン動作
中はその値を保持する。
【００１２】またこのテストモード時に、制御線１４の
信号によりスイッチ２をオンすることにより、スキャン
入力信号線１２とスキャン出力信号線１３とが相互に電
気的に接続され、スキャンレジスタ１ａ→同１ｂ→同１
ｃ→同１ａというループ回路が形成される。この状態で
スキャンパス方向にデータをシフトすることにより、ス
キャンレジスタ１ａ〜１ｃの値がスキャン出力信号線１
３に順次出力されると同時に、その値はスイッチ２を介
してスキャン入力信号線１２からスキャンレジスタ１ａ
〜１ｃに順次入力される。スキャンレジスタの数だけシ
フトされたときには、各スキャンレジスタ１ａ〜１ｃの
値はループを一周して当該テストモードの開始前の状態
に戻っている。スキャンテストの前後でレジスタの値が
変化しないため、スキャンテスト終了後は直ちに通常動
作の続きが行える。
信号によりスイッチ２をオンすることにより、スキャン
入力信号線１２とスキャン出力信号線１３とが相互に電
気的に接続され、スキャンレジスタ１ａ→同１ｂ→同１
ｃ→同１ａというループ回路が形成される。この状態で
スキャンパス方向にデータをシフトすることにより、ス
キャンレジスタ１ａ〜１ｃの値がスキャン出力信号線１
３に順次出力されると同時に、その値はスイッチ２を介
してスキャン入力信号線１２からスキャンレジスタ１ａ
〜１ｃに順次入力される。スキャンレジスタの数だけシ
フトされたときには、各スキャンレジスタ１ａ〜１ｃの
値はループを一周して当該テストモードの開始前の状態
に戻っている。スキャンテストの前後でレジスタの値が
変化しないため、スキャンテスト終了後は直ちに通常動
作の続きが行える。
【００１３】このようにして、予め特別なスキャン入力
データを用意することなしに、通常動作のどのようなス
テップにおいてもスキャンテストを行うことができる。
もっとも、制御線１４の信号によりスイッチ２をオフと
することによって、従来一般に行われいるようにスキャ
ン入力信号線１２より任意のデータをスキャン入力させ
ることも可能である。
データを用意することなしに、通常動作のどのようなス
テップにおいてもスキャンテストを行うことができる。
もっとも、制御線１４の信号によりスイッチ２をオフと
することによって、従来一般に行われいるようにスキャ
ン入力信号線１２より任意のデータをスキャン入力させ
ることも可能である。
【００１４】上述した実施例ではテストモード時に形成
できるループはスキャンレジスタ１ａ〜１ｃからなる１
個のループのみであったが、スキャンレジスタの組合わ
せの異なる複数のループを形成することも可能である。
その例を図２に示す。図２において図１と同一符号は同
一もしくは相当部分を示す。１ｄ〜１ｆはスキャンレジ
スタ１ａ〜１ｃと同様のスキャンレジスタを示し、３は
制御線１５からの信号に応じ、スキャンレジスタ１ａ〜
１ｃからなるループまたはスキャンレジスタ１ｄ〜１ｆ
からなるループのいずれかを選択的に設定するためのセ
レクタである。
できるループはスキャンレジスタ１ａ〜１ｃからなる１
個のループのみであったが、スキャンレジスタの組合わ
せの異なる複数のループを形成することも可能である。
その例を図２に示す。図２において図１と同一符号は同
一もしくは相当部分を示す。１ｄ〜１ｆはスキャンレジ
スタ１ａ〜１ｃと同様のスキャンレジスタを示し、３は
制御線１５からの信号に応じ、スキャンレジスタ１ａ〜
１ｃからなるループまたはスキャンレジスタ１ｄ〜１ｆ
からなるループのいずれかを選択的に設定するためのセ
レクタである。
【００１５】今、テスト対象となるループがスキャンレ
ジスタ１ｄ〜１ｆからなるループであるとすれば、それ
以外のスキャンレジスタ、つまりスキャン出力信号線１
３に接続されていないスキャンレジスタ１ａ〜１ｃを、
制御線１６にイネーブル信号ＥＮ１を出力することによ
って動作させないようにする。同様にテスト対象ループ
がスキャンレジスタ１ａ〜１ｃからなるループであるな
ら、制御線１７にイネーブル信号ＥＮ２を出力すること
でスキャンレジスタ１ｄ〜１ｆを動作させないようにす
る。
ジスタ１ｄ〜１ｆからなるループであるとすれば、それ
以外のスキャンレジスタ、つまりスキャン出力信号線１
３に接続されていないスキャンレジスタ１ａ〜１ｃを、
制御線１６にイネーブル信号ＥＮ１を出力することによ
って動作させないようにする。同様にテスト対象ループ
がスキャンレジスタ１ａ〜１ｃからなるループであるな
ら、制御線１７にイネーブル信号ＥＮ２を出力すること
でスキャンレジスタ１ｄ〜１ｆを動作させないようにす
る。
【００１６】このようにして、対象となるスキャンルー
プのみのテストが行える。いずれのループを設定して
も、スキャンテストの前後においてすべてのレジスタの
値は変化せず、任意の時間に任意のループのスキャンテ
ストを行うこができる。
プのみのテストが行える。いずれのループを設定して
も、スキャンテストの前後においてすべてのレジスタの
値は変化せず、任意の時間に任意のループのスキャンテ
ストを行うこができる。
【００１７】
【発明の効果】以上のようにこの発明によれば、テスト
モード時に、一連のスキャンパスレジスタの両端を接続
しループ回路を構成する手段を設けたことにより、特別
なスキャン入力データを用意することなく、任意の時間
に当該スキャンレジスタのスキャンテストを、その前後
でレジスタの値を変化させることなしに行え、テストパ
ターンの作成が容易となる。
モード時に、一連のスキャンパスレジスタの両端を接続
しループ回路を構成する手段を設けたことにより、特別
なスキャン入力データを用意することなく、任意の時間
に当該スキャンレジスタのスキャンテストを、その前後
でレジスタの値を変化させることなしに行え、テストパ
ターンの作成が容易となる。
【図１】この発明の一実施例を示す半導体集積回路のブ
ロック図。
ロック図。
【図２】他の実施例を示す半導体集積回路のブロック
図。
図。
【図３】従来例を示すブロック図。
１ａ〜１ｆ スキャンレジスタ ２ スイッチ ３ セレクタ １０ 半導体集積回路 １１ モード入力線 １２ スキャン入力信号線 １３ スキャン出力信号線 １４〜１７ 制御線
Claims (2)
- 【請求項１】 通常モードとテストモードとでデータの
パスを切換えるスキャンレジスタを複数備えた半導体集
積回路のテスト回路において、テストモード時に、一連
のスキャンレジスタの両端を接続しループ回路を形成す
るループ形成手段を備えたことを特徴とする半導体集積
回路のテスト回路。 - 【請求項２】 ループ形成手段として、スキャンレジス
タの組合わせを異にする複数のループを選択的に形成す
る手段を備えたことを特徴とする請求項１記載の半導体
集積回路のテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213345A JPH0552911A (ja) | 1991-08-26 | 1991-08-26 | 半導体集積回路のテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213345A JPH0552911A (ja) | 1991-08-26 | 1991-08-26 | 半導体集積回路のテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0552911A true JPH0552911A (ja) | 1993-03-02 |
Family
ID=16637622
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213345A Pending JPH0552911A (ja) | 1991-08-26 | 1991-08-26 | 半導体集積回路のテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0552911A (ja) |
-
1991
- 1991-08-26 JP JP3213345A patent/JPH0552911A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO1994029958A1 (en) | Dual latch clocked lssd and method | |
| US4933575A (en) | Electric circuit interchangeable between sequential and combination circuits | |
| JPS63263480A (ja) | 半導体集積論理回路 | |
| JPS63243890A (ja) | 半導体集積回路装置 | |
| JP2638281B2 (ja) | スキャンパス回路 | |
| JP2738351B2 (ja) | 半導体集積論理回路 | |
| US5425034A (en) | Semiconductor integrated logic circuit with internal circuit to be examined by scan path test method | |
| EP0454052B1 (en) | Data processing device with test circuit | |
| JPH0552911A (ja) | 半導体集積回路のテスト回路 | |
| US6272656B1 (en) | Semiconductor integrated circuit including test facilitation circuit and test method thereof | |
| JPH07198790A (ja) | 半導体集積論理回路及びネットリスト変換方式 | |
| JPH06324111A (ja) | 半導体集積回路 | |
| JPH05142298A (ja) | 論理回路システムのテスト回路 | |
| JPH06324113A (ja) | 半導体集積回路 | |
| JPH0365671A (ja) | 半導体集積回路 | |
| JP2514989B2 (ja) | 順序回路 | |
| JPH0572615B2 (ja) | ||
| JPS61294378A (ja) | 論理集積回路 | |
| JP3251748B2 (ja) | 半導体集積回路 | |
| JPH06201798A (ja) | テスト補助回路 | |
| JPS63169581A (ja) | スキヤンデザイン回路 | |
| JPH0989993A (ja) | スキャン回路 | |
| JP3532652B2 (ja) | バウンダリ・スキャン・テスト回路 | |
| JPH09320290A (ja) | シフトレジスタ | |
| JP2778568B2 (ja) | 半導体集積回路 |