JPH0553797A - 計算装置 - Google Patents

Abstract

(57)【要約】 【目的】 計算装置において、他の目的で使用され得る
ハードウェアを使用せず、ウェイト処理を可能にし、プ
ログラム開発の負荷を軽減する。 【構成】 中央処理装置１０２は、記憶装置１０１に格
納されたプログラム命令によって分周回路１０３を制御
すると、発振回路１０４から出力されたクロック信号
は、分周されて中央処理装置１０２に供給される。これ
により、中央処理装置は、この分周されたクロック信号
に基づいて動作を行うようになるため、低速動作とな
り、数命令を実行するだけで、ウェイト処理を行うこと
ができるようになる。 【効果】 低速動作が求められるようなウェイト処理な
どにおいては、既存のハードウェアに分周回路を追加す
るだけで、少ないプログラム命令、少ない記憶領域でプ
ログラム開発を可能し、プログラム開発の負荷を軽減す
ることができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計算装置におけるプログ
ラム実行時間の制御装置に関する。

【０００２】

【従来の技術】計算装置によってハードウェアを直接制
御する場合、ハードウェアの動作ディレイを十分考慮し
てプログラムの開発を行う必要がある。

【０００３】例えば、コンパレータなどのアナログ回路
においては、プログラムによってその動作電源を入れた
後、しばらくの間その出力結果は安定しない。また、計
算装置の外部に接続されたメカニカルスイッチなどにお
いても、そのスイッチがオンもしくはオフする瞬間にチ
ャタリングを生じ、しばらくはオンもしくはオフの状態
が定まらない。

【０００４】このため、計算装置によってこれらを処理
する場合、プログラムによって待ち時間を設ける必要が
あり、以下のような方法が採られる。

【０００５】α）ソフトウェアによってカウンタを設
け、カウンタの値を増もしくは、減させながらカウンタ
がある値になるまで一定の処理を繰り返す。

【０００６】β）計算装置内にタイマ回路が内蔵されて
いる場合は、ウェイト処理開始時におけるタイマの値を
記憶領域に保存しておき、その記憶された値と現在のタ
イマの値を常に比較しながらその差が設定値になるまで
繰り返す。

【０００７】γ）計算装置内にタイマ回路と割り込み機
能が内蔵されている場合、ウェイとしたい時間後に割り
込みがかかるように設定した後、プログラム動作停止命
令を実行する。割り込み発生によって一定時間のウェイ
トを行ったことになる。

【０００８】

【発明が解決しようとする課題】しかし、一定の時間を
待つだけの処理であるにも関わらず、それぞれ以下のよ
うな問題点がある。

【０００９】α）カウンタとその記憶領域が必要であ
り、また、プログラム領域も消費してしまう。

【００１０】β）タイマ回路が使用できない計算装置で
は不可能であり、たとえ、タイマ回路が内蔵された計算
装置であったとしても、タイマ回路は他の目的に使用さ
れることが多く、一定時間を待つだけのために使用する
ことは難しい。

【００１１】γ）割り込み回路が使用できない計算装置
は不可能であり、たとえ、割り込み回路が内蔵されてい
たとしても、その割り込み回路は他の目的に使用される
ことが多くこの方法を採用できるのはきわめて希であ
る。

【００１２】ゆえに、本発明の目的とするところは、他
の目的で使用され得るハードウェア機能を使用すること
なく、ウェイト処理を可能にし、プログラム開発の負荷
を軽減することにある。また、計算装置が持っている各
機能を用途別に使い分けられるようにしたことにより、
計算装置の機能を十分に発揮できるようにすることにあ
る。

【００１３】

【課題を解決するための手段】本発明の計算装置は、
ａ）プログラム命令を記憶する記憶装置と、ｂ）前記記
憶装置に格納されたプログラム命令に基づいて、処理を
行う中央処理装置と、ｃ）本計算装置の動作クロックを
出力する発振回路と、ｄ）前記中央処理装置の指示に基
づいて、前記発振回路から出力された動作クロックを分
周し、前記中央処理装置に供給する分周回路からなるこ
とを特徴とする。

【００１４】

【作用】本システムに初期化が行われると発振回路が動
作し、一定のクロック信号を出力する。この信号は分周
回路に供給されるが、初期の状態では分周せずに中央処
理装置に供給される。

【００１５】中央処理装置は、このクロック信号に基づ
いて、特定のアドレスを出力することにより、記憶装置
は指定されたアドレスに格納されたプログラム命令を中
央処理装置に供給する。

【００１６】中央処理装置は、プログラム命令によって
分周回路を制御すると、発振回路から出力されたクロッ
ク信号は、分周されて中央処理装置に供給される。これ
により、中央処理装置は、この分周されたクロック信号
に基づいて動作を行うようになるため、低速動作とな
り、数命令を実行するだけで、ウェイト処理を行うこと
ができるようになる。

【００１７】

【実施例】図１は本発明の構成を示すブロック図であ
る。

【００１８】１０１は記憶装置であり、本計算装置のプ
ログラム命令が格納されている。１０２は中央処理装置
であり、１０１の記憶装置に格納されたプログラム命令
に基づいて処理を行うようになっている。

【００１９】１０４は発振回路であり、本計算装置の動
作クロック信号を発生するようになっている。１０３は
分周回路であり、１０４から発生されたクロック信号を
入力して分周することができる。また、１０３の分周回
路は、１０２の中央処理装置によって制御され、１０４
の発振回路から発生されたクロック信号を分周、もしく
は、分周せずにそのまま１０２の中央処理装置に供給す
ることができるようになっている。

【００２０】本システムの初期化が行われると、１０４
の発振回路が動作を開始し、一定のクロック信号を出力
する。１０３の分周回路は初期設定として入力されたク
ロック信号を分周せずにそのまま出力するようになって
おり、１０４の発振回路から入力されたクロック信号
は、そのまま１０２の中央処理装置に供給される。１０
２の中央処理装置は、入力されたクロック信号に基づい
て動作を開始し、１０１の記憶装置に対してプログラム
動作開始アドレスを供給する。１０１の記憶装置は、１
０２の中央処理装置により指定されるアドレスに格納さ
れたプログラム命令を１０２の中央処理装置に対して出
力し、１０２の中央処理装置ではこのプログラム命令を
実行する。

【００２１】プログラム命令の実行によって、１０３の
分周回路が制御されると、１０４の発振回路から入力さ
れる動作クロック信号を分周し、１０２の中央処理装置
にこの動作クロックを供給する。これにより先に動作し
ていた１０２の中央処理装置の動作スピードは、１０３
の分周回路によって分周されただけ低速動作となる。図
２は分周回路の詳細を示す回路図である。

【００２２】２０７は入力端子を示し、一定のクロック
信号が入力される。２０２は分周器を示し、２０７の入
力端子に供給されたクロック信号を８分周程度行うよう
になっている。

【００２３】また、２０３は本分周回路の制御端子を示
し、この入力状態によって２０７から入力されたクロッ
ク信号を分周するか否かを決定するようになっている。
２０１は同期回路を示し、図１、１０２の中央処理装置
の実行中の命令と同期をとって、プログラム命令実行直
後にクロック信号を変化させるようになっている。

【００２４】２０３の状態が高レベルである場合は、２
０１の同期回路によって同期がとられた後、２０４のＡ
ＮＤ回路は閉じ、２０６のＡＮＤ回路が開き、２０７か
ら供給されたクロック信号がそのまま２０５のＯＲ回路
を経て、２０８の出力端子に供給される。

【００２５】２０３の状態が低レベルである場合は、２
０１の同期回路によって同期がとられた後、２０４のＡ
ＮＤ回路は開き、２０６のＡＮＤ回路が閉じ、２０７か
ら供給されたクロック信号が２０２の分周器により分周
され、その信号が２０５のＯＲ回路を経て２０８の出力
端子に供給される。

【００２６】図３は本発明をシングルチップマイクロコ
ンピュータのスイッチ入力制御に応用した場合を示す回
路図である。

【００２７】３０１はシングルチップマイクロコンピュ
ータである。３０２はスイッチ回路を示し、３０１のシ
ングルチップマイクロコンピュータの入力端子に接続さ
れている。３０２のスイッチはＶDD、もしくはＶSSに接
続されるようになっており、メカニカルスイッチである
ため、スイッチがオン、オフされる場合にチャタリング
が発生する。

【００２８】図４は図３、３０１のシングルチップマイ
クロコンピュータの入力端子に入力される信号を示した
ものである。

【００２９】初めにＶSSに接続されていたスイッチは、
ＶDDに接続される瞬間に図４のようなチャタリングを発
生させる。このため、４０２のタイミングで入力状態を
読み取ると高レベル、４０３で読み取ると低レベルであ
り、さらに４０４で読み取ると高レベルである。これに
よりチャタリングに対する配慮を何もしないでいると、
この入力は本来１回の入力であるのにもかかわらず２回
の入力があったことになってしまい、誤動作の可能性が
大きい。

【００３０】このため、４０２でスイッチの状態を読み
取った後、しばらく時間をおいて４０４のタイミングで
もう一度読み取るようにする。２度読み取った結果が共
に一致して高レベルである場合は、これを１回の入力と
してとらえれば、誤った入力を行うことはない。

【００３１】図５はスイッチ入力によるチャタリングを
プログラム命令によって除去する手順を示したフローチ
ャートである。

【００３２】１つのプログラム命令実行時間は数マイク
ロ秒であるのに対し、チャタリングは数ミリ秒におよぶ
ため、動作クロックを低速にし、チャタリングが発生し
ている間、１命令だけでウェイトを行う。

【００３３】（１）は１回目のスイッチ入力を示す。
（２）において図１、１０４の発振回路から１０２の中
央処理装置に入力される動作クロック信号を１０３の分
周回路によって分周するため、プログラムの動作は低速
になる。（３）において何もしない命令を１つ実行する
ことにより、チャタリングの発生時間中をウェイトする
ことができる。（４）でもう一度スイッチ状態を読み取
り、（５）では動作クロックを元に戻す。

【００３４】（１）と（４）にて読み取られたスイッチ
状態を（６）にて比較することにより、２つの結果が一
致した場合は、（７）にてスイッチ入力に対する処理を
行い、不一致であった場合は、チャタリングと判断し
て、（８）にてスイッチ入力に対する処理を行わない。

【００３５】

【発明の効果】以上説明したとおり本発明によれば、単
一クロックで動作している計算装置であるにも関わら
ず、既存のハードウェアに分周回路を追加するだけで、
２つの動作クロックを選択することができる。このた
め、ウェイト処理などにおいては、少ないプログラム命
令、少ない記憶領域でプログラム開発を可能し、プログ
ラム開発の負荷を軽減することができる。

【００３６】また、シングルチップマイクロコンピュー
タなどの応用に際しては、分周回路を既に内蔵している
場合が多く、ハードウェアに対する負荷も少なく本発明
を達成することが可能である。

【図面の簡単な説明】

【図１】本発明の構成を示すブロック図である。

【図２】分周回路の詳細を示す回路図である。

【図３】本発明をシングルチップマイクロコンピュータ
のスイッチ入力制御に応用した場合を示す回路図であ
る。

【図４】図３、３０１のシングルチップマイクロコンピ
ュータの入力端子に入力される信号を示した図である。

【図５】スイッチ入力によるチャタリングをプログラム
命令によって除去する手順を示したフローチャート図で
ある。

【符号の説明】

１０１ 記憶装置 １０２ 中央処理装置 １０３ 分周回路 １０４ 発振回路 ２０１ 同期回路 ２０２ 分周器 ２０３ 制御端子 ２０４ ＡＮＤ回路 ２０５ ＯＲ回路 ２０６ ＡＮＤ回路 ２０７ クロック信号入力端子 ２０８ クロック信号出力端子 ３０１ シングルチップマイクロコンピュータ ３０２ スイッチ回路 ４０１ スイッチ入力信号 ４０２ スイッチ読み取りタイミング１ ４０３ スイッチ読み取りタイミング２ ４０４ スイッチ読み取りタイミング３

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ａ）プログラム命令を記憶する記憶装置
   と、ｂ）前記記憶装置に格納されたプログラム命令に基
   づいて、処理を行う中央処理装置と、ｃ）本計算装置の
   動作クロックを出力する発振回路と、ｄ）前記中央処理
   装置の指示に基づいて、前記発振回路から出力された動
   作クロックを分周し、前記中央処理装置に供給する分周
   回路からなる計算装置。