JPS60200575A - シヨツトキ半導体装置及びその製造方法 - Google Patents
シヨツトキ半導体装置及びその製造方法Info
- Publication number
- JPS60200575A JPS60200575A JP59055293A JP5529384A JPS60200575A JP S60200575 A JPS60200575 A JP S60200575A JP 59055293 A JP59055293 A JP 59055293A JP 5529384 A JP5529384 A JP 5529384A JP S60200575 A JPS60200575 A JP S60200575A
- Authority
- JP
- Japan
- Prior art keywords
- film
- schottky
- semiconductor device
- thickness
- schottky semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明はＧａＡｓ系ショットキダイオードやＧａＡｓ系
ショットキゲート電界効果トランジスタなどのショット
キ障壁半導体装置及びその製造方法に関する。
ショットキゲート電界効果トランジスタなどのショット
キ障壁半導体装置及びその製造方法に関する。
（技術的背景）
ＧａＡｓ系ｎ型半導体の耐熱性ショットキ金属としては
ＷやＷＳ ｉなどが知られる・Ｗショットキ金属はダイ
オード特性におけるｎ値が］に近く且つシート抵抗も低
いものとして知られているが、・クリア高さは比較的低
い。更に８００℃程度以上の高温アニールによって前記
ｎ値が極端に増加し、従ってショットキ金属形成後活性
化アニールを必要とする装置では適用し難い。ＷＳ ｉ
ショットキ金属は例えば１９８４年応用物理第５３巻第
１号３４ベーソで報告されているように、耐熱性すなわ
ち高温アニールに対する安定性に比較的優れているが、
シート抵抗は高い。その他Ｔ ｉＷ （” Ｔ ｉＷｓ
ｉ等のショットキ金属も知られているが、一般に耐熱
性に欠けるかシート抵抗が太きいという欠点がある。
ＷやＷＳ ｉなどが知られる・Ｗショットキ金属はダイ
オード特性におけるｎ値が］に近く且つシート抵抗も低
いものとして知られているが、・クリア高さは比較的低
い。更に８００℃程度以上の高温アニールによって前記
ｎ値が極端に増加し、従ってショットキ金属形成後活性
化アニールを必要とする装置では適用し難い。ＷＳ ｉ
ショットキ金属は例えば１９８４年応用物理第５３巻第
１号３４ベーソで報告されているように、耐熱性すなわ
ち高温アニールに対する安定性に比較的優れているが、
シート抵抗は高い。その他Ｔ ｉＷ （” Ｔ ｉＷｓ
ｉ等のショットキ金属も知られているが、一般に耐熱
性に欠けるかシート抵抗が太きいという欠点がある。
（発明の目的）
この発明の目的は、良好なショットキ特性を有し且つ耐
熱性に優れた、更にはシー１〜抵抗が比較的低いＧａＡ
ｓ系ショットキ半導体装置を提供することにある。
熱性に優れた、更にはシー１〜抵抗が比較的低いＧａＡ
ｓ系ショットキ半導体装置を提供することにある。
（発明の概要）
この発明は、ｎ型ＧａＡｓ系半導体基板に１００Ｘ以下
のＡｔ膜を形成しその上に高融点金属を形成することに
より、ショットキ障壁を得るようにしだものである。
のＡｔ膜を形成しその上に高融点金属を形成することに
より、ショットキ障壁を得るようにしだものである。
（実施例）
第１図は本発明の一実施例を説明するためのショットキ
ケ８−ト型ＧａＡｓ ＦＥＴの構造断面図であシ、以下
図面に沿って説明する。
ケ８−ト型ＧａＡｓ ＦＥＴの構造断面図であシ、以下
図面に沿って説明する。
第１図に示すように、半絶縁性のＧａＡｓ基板１にｎ領
域２を選択的に形成し、その上にスノｅ ｙり法により
２０ Ｘ程度厚さのｈｔｙを被着し、続いてＷ膜を１０
００Ｘ程度厚さ被着した後、選択的に形成された図示し
ないイオン阻止能のある金属をマスクとしてサイドエツ
チングされるようにＡｔ膜とＷ膜とをエツチングしてｎ
領域２上にＡｔ膜３およびＷ膜４を形成する。しかる後
、前記マスクにより選択的にｎ層−領域５を形成して前
記マスクを除去する。
域２を選択的に形成し、その上にスノｅ ｙり法により
２０ Ｘ程度厚さのｈｔｙを被着し、続いてＷ膜を１０
００Ｘ程度厚さ被着した後、選択的に形成された図示し
ないイオン阻止能のある金属をマスクとしてサイドエツ
チングされるようにＡｔ膜とＷ膜とをエツチングしてｎ
領域２上にＡｔ膜３およびＷ膜４を形成する。しかる後
、前記マスクにより選択的にｎ層−領域５を形成して前
記マスクを除去する。
しかる後、基板１の表面に図示しない１２００Ｘ程度厚
さのＳ ｉ Ｏ２膜を保護膜としてＡｓ圧雰囲気中で９
’ＯＯ℃１５分の活性化アニールを行った後、とのＳｉ
Ｏ□膜を除去する。
さのＳ ｉ Ｏ２膜を保護膜としてＡｓ圧雰囲気中で９
’ＯＯ℃１５分の活性化アニールを行った後、とのＳｉ
Ｏ□膜を除去する。
次に層領域上にオーミック電極６ａ、６ｂ。
５ｉ０２膜７、配線材８ａ、８ｂを順次形成することに
よシ第１図に示すシミツトヤケ８−ト型ＧａＡｓ ＦＥ
Ｔを得る。尚、第１図において、Ａｔ膜４とＷ膜５とが
ケ゛−ト電極となり、オーミック電極６Ｂ ｙ ６ｂが
ソースおよびドレイン電極となる。
よシ第１図に示すシミツトヤケ８−ト型ＧａＡｓ ＦＥ
Ｔを得る。尚、第１図において、Ａｔ膜４とＷ膜５とが
ケ゛−ト電極となり、オーミック電極６Ｂ ｙ ６ｂが
ソースおよびドレイン電極となる。
次にその特性について第２図を用いて説明する。
第２図は、本発明によるショットキ半導体装置のアニー
ル後のショットキ接合部における電流電圧（Ｉ−Ｖ）特
性を示す図であり、この例では、ショットキ半導体装置
の接合部の面積は８Ｘ１０ｃｒｎであシ、Ａｔ膜厚は２
ｏ１でちり、Ｗ膜厚は１０００Ｘであシ、ｎ層はドーズ
量１．８Ｘ１０ ｃＩｎ で６０ｋｅＶのＳｉイオン注
入で形成したものである。この第２図から明らかなよう
に、９００℃１５分間のアニール後においても、ｎ値は
１．０２、バリア高さφ８は０．８３であシ非常に良好
なショットキ特性が得られていることがわかり、また、
シート抵抗は１６μｂ程度で比較的小さい。
ル後のショットキ接合部における電流電圧（Ｉ−Ｖ）特
性を示す図であり、この例では、ショットキ半導体装置
の接合部の面積は８Ｘ１０ｃｒｎであシ、Ａｔ膜厚は２
ｏ１でちり、Ｗ膜厚は１０００Ｘであシ、ｎ層はドーズ
量１．８Ｘ１０ ｃＩｎ で６０ｋｅＶのＳｉイオン注
入で形成したものである。この第２図から明らかなよう
に、９００℃１５分間のアニール後においても、ｎ値は
１．０２、バリア高さφ８は０．８３であシ非常に良好
なショットキ特性が得られていることがわかり、また、
シート抵抗は１６μｂ程度で比較的小さい。
表は本発明によるＡｔ−Ｗ金属、及び従来使用されてき
た金属のショットキ特性をアニール前とアニール後とに
分け、ｎ値とバリア高さφおについてそれらの値を示し
たものである。
た金属のショットキ特性をアニール前とアニール後とに
分け、ｎ値とバリア高さφおについてそれらの値を示し
たものである。
尚、−１ａは本発明者らの実験データであシ、＊ｂは前
記文献からの引用による。
記文献からの引用による。
この表かられかるように、Ａｔを２０Ｘ厚さに形成し、
その上にＷを１’０００Ｘ厚さに形成したものは他の金
属による°ショットキ特性の場合と比べ、アニール前後
でｎ値は１に近く安定でバリア高さφ８も高く安定であ
シ、他の金属よシも良好なショットキ特性が得られるこ
とがわかる。
その上にＷを１’０００Ｘ厚さに形成したものは他の金
属による°ショットキ特性の場合と比べ、アニール前後
でｎ値は１に近く安定でバリア高さφ８も高く安定であ
シ、他の金属よシも良好なショットキ特性が得られるこ
とがわかる。
但し、Ａｔ−Ｗのショットキ電極におけるＡｔ厚さを１
２０Ｘと厚くした場合、Ａｔの厚さを２０Ｘ程度とした
場合に比べｎ値及びバリア高さφ８の値が逆に劣化して
しまいショットキ特性が悪くなる。まだ、３５０℃程度
のかなり低い熱処理によっても金属層は部分的に凝縮し
たシあるいは基板表面から剥離を生ずる。
２０Ｘと厚くした場合、Ａｔの厚さを２０Ｘ程度とした
場合に比べｎ値及びバリア高さφ８の値が逆に劣化して
しまいショットキ特性が悪くなる。まだ、３５０℃程度
のかなり低い熱処理によっても金属層は部分的に凝縮し
たシあるいは基板表面から剥離を生ずる。
以上のことより、形成−すべきＡｔ金属の膜厚はＧａＡ
ｓ系基板表面にほぼ均一に形成され、また、熱処理によ
って金属膜層の変成の生じない１００Ｘ以下の厚さが有
効である。
ｓ系基板表面にほぼ均一に形成され、また、熱処理によ
って金属膜層の変成の生じない１００Ｘ以下の厚さが有
効である。
尚、実施例では高融点金属としてＷを用いたが、ＭＯや
Ｔａ等の高融点金属でも適用できる。
Ｔａ等の高融点金属でも適用できる。
また、前記衣から明らかなように、２０Ｘ厚さのＡｔ膜
の上に高融点金属としてＷ膜を用いた場合、高温アニー
ルを行うことによってバリア高さφ８が大きくなるため
、ショットキ電極形成後に高温アニールを必要としない
場合でも、７５０℃程度以上のアニール工程を設けるこ
とによって高いバリア高さのショットキ半導体装置を比
較的小さいバラツキで得ることができる。
の上に高融点金属としてＷ膜を用いた場合、高温アニー
ルを行うことによってバリア高さφ８が大きくなるため
、ショットキ電極形成後に高温アニールを必要としない
場合でも、７５０℃程度以上のアニール工程を設けるこ
とによって高いバリア高さのショットキ半導体装置を比
較的小さいバラツキで得ることができる。
（発明の効果）
この発明は以上説明したように、ｎ型のＧａＡｓ系基板
上に選択的に１００Ｘ以下の厚さのＡｔ膜、その上に高
融点金属膜を順次形成してショットキ障壁を得たもので
あシ、８００℃以上の熱処理後におい−てもｎ値、バリ
ア高さ、シート抵抗等のショットキ特性が良好なシミッ
トキ障壁半導体装置を得ることができる。
上に選択的に１００Ｘ以下の厚さのＡｔ膜、その上に高
融点金属膜を順次形成してショットキ障壁を得たもので
あシ、８００℃以上の熱処理後におい−てもｎ値、バリ
ア高さ、シート抵抗等のショットキ特性が良好なシミッ
トキ障壁半導体装置を得ることができる。
第１図は本発明の一実施例を説明するためのＧａＡｓ
ＦＥＴの構造断面図であシ、第２図は本発明によるショ
ットキ接合部の電流電圧（Ｉ−Ｖ）特性例を示す図であ
る。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ領域、３・
・・ｎ＋領領域４・・・Ａｔ膜、５・・・Ｗ膜、６ａ、
６ｂ・・・ソース及びドレイン電極、７・・・Ｓ ｉｏ
２膜、８ａ、８ｂ・・・配線材。 特許出願人 沖電気工業株式会社 第１図 ２ 第２図 Ｆｏｒｗｏｒｄ Ｖｏけａｇｅ ｆＶｌ手続補正書（自
発） 嚇♀９・−２７６ 特許庁長官 殿 １ 事件の表示 昭和５９年 特 許 願第０５５２９３号２ 発明の名
称 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７査１２
号５、補正の対象 明細書中「発明の詳細な説明」の欄
及び６、補正の内容 （１）明細書第２頁第３行目に「Ｗショットキ」とある
のを「スパッタ法形成にょるＷショットキ」と補正する
。 （２） 同書第５頁第３行目にｒｐ、ｔ−ｗ金属」とあ
るのをｒＡｔｗ金諷 」と補正する。 （３）同書第６頁の表の左端に「Ａｚ−ｗ＊ａＪとある
のを「Ａ３札」と補正する。 （４） 同書第７頁第９行目にｒＡｔ−ｗ」とあるのを
「ＡｔＷ」と補正する。 （５）図面「第２図」を別紙の通り補正する。
ＦＥＴの構造断面図であシ、第２図は本発明によるショ
ットキ接合部の電流電圧（Ｉ−Ｖ）特性例を示す図であ
る。 １・・・半絶縁性ＧａＡｓ基板、２・・・ｎ領域、３・
・・ｎ＋領領域４・・・Ａｔ膜、５・・・Ｗ膜、６ａ、
６ｂ・・・ソース及びドレイン電極、７・・・Ｓ ｉｏ
２膜、８ａ、８ｂ・・・配線材。 特許出願人 沖電気工業株式会社 第１図 ２ 第２図 Ｆｏｒｗｏｒｄ Ｖｏけａｇｅ ｆＶｌ手続補正書（自
発） 嚇♀９・−２７６ 特許庁長官 殿 １ 事件の表示 昭和５９年 特 許 願第０５５２９３号２ 発明の名
称 事件との関係 特許出願人 任 所（〒１０５） 東京都港区虎ノ門１丁目７番１２
号４代理人 住 所（〒１０５） 東京都港区虎ノ門１丁目７査１２
号５、補正の対象 明細書中「発明の詳細な説明」の欄
及び６、補正の内容 （１）明細書第２頁第３行目に「Ｗショットキ」とある
のを「スパッタ法形成にょるＷショットキ」と補正する
。 （２） 同書第５頁第３行目にｒｐ、ｔ−ｗ金属」とあ
るのをｒＡｔｗ金諷 」と補正する。 （３）同書第６頁の表の左端に「Ａｚ−ｗ＊ａＪとある
のを「Ａ３札」と補正する。 （４） 同書第７頁第９行目にｒＡｔ−ｗ」とあるのを
「ＡｔＷ」と補正する。 （５）図面「第２図」を別紙の通り補正する。
Claims (3)
- （１）ｎ型のＧａＡｓ基板上に１００Ｘ以下の厚さのＡ
ｔ膜、その上に高融点金属膜を順次形成してなることを
特徴としたショットキ半導体装置。 - （２） 高融点金属膜がＷ膜であることを特徴とする特
許請求の範囲第１項記載のショットキ半導体装置。 - （３）ｎ型のＧａＡｓ系基板上に１００Ｘ以下の厚さの
Ａｔ膜、その上にＷ膜を順次形成したのち、高温アニー
ルすることを特徴としたショットキ半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055293A JPS60200575A (ja) | 1984-03-24 | 1984-03-24 | シヨツトキ半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59055293A JPS60200575A (ja) | 1984-03-24 | 1984-03-24 | シヨツトキ半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60200575A true JPS60200575A (ja) | 1985-10-11 |
| JPH0554269B2 JPH0554269B2 (ja) | 1993-08-12 |
Family
ID=12994527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59055293A Granted JPS60200575A (ja) | 1984-03-24 | 1984-03-24 | シヨツトキ半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60200575A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206134A (ja) * | 1989-02-06 | 1990-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2910677B1 (fr) | 2006-12-26 | 2009-02-27 | Somfy Sas | Capteur-emetteur de securite pour la detection de vent dans une installation domotique |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128875A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
-
1984
- 1984-03-24 JP JP59055293A patent/JPS60200575A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55128875A (en) * | 1979-03-27 | 1980-10-06 | Nec Corp | Semiconductor device |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02206134A (ja) * | 1989-02-06 | 1990-08-15 | Fujitsu Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0554269B2 (ja) | 1993-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR940022708A (ko) | 고집적 반도체 장치의 저저항 접촉구조 및 그의 형성방법 | |
| JPS5830162A (ja) | 電極の形成方法 | |
| JP2893723B2 (ja) | オーミック電極の製造方法 | |
| US5049954A (en) | GaAs field effect semiconductor device having Schottky gate structure | |
| JPS605570A (ja) | 半導体装置の製造方法 | |
| US7368822B2 (en) | Copper metalized ohmic contact electrode of compound device | |
| JPH0235462B2 (ja) | ||
| JPS60200575A (ja) | シヨツトキ半導体装置及びその製造方法 | |
| JPS593978A (ja) | 半導体装置 | |
| US4613890A (en) | Alloyed contact for n-conducting GaAlAs-semi-conductor material | |
| US5106771A (en) | GaAs MESFETs with enhanced Schottky barrier | |
| JPS6257255A (ja) | 化合物半導体装置の製造方法 | |
| JP3086561B2 (ja) | 半導体ダイヤモンド層に対する耐熱性オーミック電極及びその形成方法 | |
| JP4147441B2 (ja) | 化合物半導体装置 | |
| JPH0212015B2 (ja) | ||
| JPS61290775A (ja) | 半導体装置 | |
| JPS60242619A (ja) | 半導体オ−ム性電極の形成方法 | |
| JP3220624B2 (ja) | 化合物半導体装置及びその製造方法 | |
| JPS61183961A (ja) | 電極の製造方法 | |
| JP3096133B2 (ja) | 化合物半導体装置 | |
| JPS5864066A (ja) | 金属半導体接合電極構造体及びその製造方法 | |
| JP3142592B2 (ja) | 合金電極形成方法 | |
| JP3123217B2 (ja) | オーミック電極の形成方法 | |
| JPS6178171A (ja) | 半導体装置の製造方法 | |
| JPH01194468A (ja) | オーミック電極構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |