JPH0554310B2 - - Google Patents
Info
- Publication number
- JPH0554310B2 JPH0554310B2 JP57191106A JP19110682A JPH0554310B2 JP H0554310 B2 JPH0554310 B2 JP H0554310B2 JP 57191106 A JP57191106 A JP 57191106A JP 19110682 A JP19110682 A JP 19110682A JP H0554310 B2 JPH0554310 B2 JP H0554310B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- terminal
- pll circuit
- converter
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/16—Analogue secrecy systems; Analogue subscription systems
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、１個のボツクス内に選局用PLL回
路、通信用送受信器及びコンバータを含むユニツ
トを複数個、設置したCATVシステムにおける
ターミナルに関するものである。
路、通信用送受信器及びコンバータを含むユニツ
トを複数個、設置したCATVシステムにおける
ターミナルに関するものである。
（従来の技術）
従来、CATVシステムにおけるターミナルは、
ターミナルボツクス内に選局用PLL回路、通信
用送受信器及びコンバータを各１個具備する構成
であつて、上記のコンバータには第１局部発振
器、第２局部発振器が含まれていた。しかし、数
十室程度の規模のホテルあるいは数十軒程度の規
模の集合住宅等において集約的に用いられる小規
模分岐用ターミナルボツクスには、上記の構成を
１つのユニツトとする複数ユニツトが取付けられ
ている。そして、コントローラ（コンソール）の
みが各室に設けられ、選局等は遠隔操作する方式
が採用されている。
ターミナルボツクス内に選局用PLL回路、通信
用送受信器及びコンバータを各１個具備する構成
であつて、上記のコンバータには第１局部発振
器、第２局部発振器が含まれていた。しかし、数
十室程度の規模のホテルあるいは数十軒程度の規
模の集合住宅等において集約的に用いられる小規
模分岐用ターミナルボツクスには、上記の構成を
１つのユニツトとする複数ユニツトが取付けられ
ている。そして、コントローラ（コンソール）の
みが各室に設けられ、選局等は遠隔操作する方式
が採用されている。
このようなターミナルを第１図に示す。ここに
示すターミナルボツクスＣ内には、CATVセン
タとの通信用送受信器１、CPUを持つコントロ
ーラ２と共に、選局用PLL回路３、各部屋に設
けられたコンソールＢとの通信用インターフエー
ス４、及び第１、第２の局部発振回路を有するコ
ンバータ８から構成されるコンバータユニツトが
複数個備えられている。なお、図中、符号５はコ
ンソールＢ側の通信インタフエイス、６はキーボ
ード等の主機能部、７はTVセツトをそれぞれ示
している。
示すターミナルボツクスＣ内には、CATVセン
タとの通信用送受信器１、CPUを持つコントロ
ーラ２と共に、選局用PLL回路３、各部屋に設
けられたコンソールＢとの通信用インターフエー
ス４、及び第１、第２の局部発振回路を有するコ
ンバータ８から構成されるコンバータユニツトが
複数個備えられている。なお、図中、符号５はコ
ンソールＢ側の通信インタフエイス、６はキーボ
ード等の主機能部、７はTVセツトをそれぞれ示
している。
そして、CATV加入者がコンソールＢより選
局すると、インタフエイス５及び４を介してコン
トローラ２にデータが送られる。コントローラ２
は選局PLL回路３に選局データを送ると、PLL
回路３はコンバータ８の第１局部発振器からの発
振周波数を選局データに従つて設定される分周比
で分周し、内部発振器で作られる基準周波数と位
相比較し、PLL回路３内のVOCの出力を目的の
周波数に設定する。CATVセンタより送られた
TV信号は、第１局部発振器の周波数と混合され
て中間周波とされる。更に、そのTV信号は、第
２局部発振器の周波数と混合され、出力周波数に
変換されてコンソールＢを介しTVセツト７に送
られる。同様にして、同一のターミナルボツクス
内の他のユニツトについても、他の加入者が選局
することで同じ動作が行われる。
局すると、インタフエイス５及び４を介してコン
トローラ２にデータが送られる。コントローラ２
は選局PLL回路３に選局データを送ると、PLL
回路３はコンバータ８の第１局部発振器からの発
振周波数を選局データに従つて設定される分周比
で分周し、内部発振器で作られる基準周波数と位
相比較し、PLL回路３内のVOCの出力を目的の
周波数に設定する。CATVセンタより送られた
TV信号は、第１局部発振器の周波数と混合され
て中間周波とされる。更に、そのTV信号は、第
２局部発振器の周波数と混合され、出力周波数に
変換されてコンソールＢを介しTVセツト７に送
られる。同様にして、同一のターミナルボツクス
内の他のユニツトについても、他の加入者が選局
することで同じ動作が行われる。
（発明が解決しようとする課題）
この場合、ターミナル内の局部発振器は、それ
ぞれ独立しているので、僅かではあるが互いに周
波数がずれており、ビート妨害が発生するため、
画像を乱す原因となる。これを防ぐためには高価
なシールド構造や電源フイルタ等が必要となる。
しかも、完全なビート妨害の防止は困難である。
ぞれ独立しているので、僅かではあるが互いに周
波数がずれており、ビート妨害が発生するため、
画像を乱す原因となる。これを防ぐためには高価
なシールド構造や電源フイルタ等が必要となる。
しかも、完全なビート妨害の防止は困難である。
本発明は、このような事情に対処して成された
もので、ターミナルボツクス内に取付けられる全
てのユニツトの各局部発振周波数、中間周波数、
出力周波数をそれぞれのユニツト間で同一にして
ビート妨害の発生を防止し、良質な画像を保持す
るようにしたCATV方式におけるターミナルを
提供しようとするものである。
もので、ターミナルボツクス内に取付けられる全
てのユニツトの各局部発振周波数、中間周波数、
出力周波数をそれぞれのユニツト間で同一にして
ビート妨害の発生を防止し、良質な画像を保持す
るようにしたCATV方式におけるターミナルを
提供しようとするものである。
（課題を解決するための手段）
本発明は、上記目的を達成するために、センタ
から送られたTV信号を周波数変換して各加入者
に送出する複数のコンバータユニツトをターミナ
ルボツクス内に具備するCATVシステムにおけ
るターミナルであつて、前記各コンバータユニツ
ト内に各々選局用PLL回路からなる可変局部発
振器を備えるとともに、前記各PLL回路に対し
て共通の基準周波数を与える１個の基準発振器を
前記ターミナルボツクスに備えていることを特徴
とする。
から送られたTV信号を周波数変換して各加入者
に送出する複数のコンバータユニツトをターミナ
ルボツクス内に具備するCATVシステムにおけ
るターミナルであつて、前記各コンバータユニツ
ト内に各々選局用PLL回路からなる可変局部発
振器を備えるとともに、前記各PLL回路に対し
て共通の基準周波数を与える１個の基準発振器を
前記ターミナルボツクスに備えていることを特徴
とする。
（作用）
本発明のCATVシステムにおけるターミナル
では、ターミナル内に取付けられる全てのユニツ
トの各局部発振周波数、中間周波数、出力周波数
をそれぞれユニツト間においても唯一の基準発振
周波数を基準とするので、ユニツト間での電磁誘
導によるビートの発生を防止することができる。
では、ターミナル内に取付けられる全てのユニツ
トの各局部発振周波数、中間周波数、出力周波数
をそれぞれユニツト間においても唯一の基準発振
周波数を基準とするので、ユニツト間での電磁誘
導によるビートの発生を防止することができる。
（実施例）
以下、本発明の実施例の詳細を図面に基づいて
説明する。なお、以下に説明する図において、第
１図と共通する部分には同一符号を付し重複する
説明を省略する。つまり、以下に説明する図にお
いて、第１図とは符号１，２，４，５，６及び７
において共通している。
説明する。なお、以下に説明する図において、第
１図と共通する部分には同一符号を付し重複する
説明を省略する。つまり、以下に説明する図にお
いて、第１図とは符号１，２，４，５，６及び７
において共通している。
第２図は、本発明のCATVシステムにおける
ターミナルの一実施例を示すものである。
ターミナルの一実施例を示すものである。
同図に示すように、ここに示すターミナルボツ
クスＣには、第１図の従来のターミナルの構成に
加えてPLL回路９及び各コンバイタユニツトＡ
の選局用PLL回路３に共通する基準発振器１０
が備えられている。
クスＣには、第１図の従来のターミナルの構成に
加えてPLL回路９及び各コンバイタユニツトＡ
の選局用PLL回路３に共通する基準発振器１０
が備えられている。
ここで、基準発振器１０は、たとえば4MHzで
発振しており、各ユニツトのPLL回路３ではそ
の信号を1/512に分周して7.8125KHzを作る。そ
して、コントローラ２から送られた選局データに
より、コンバータ８の第１局部発振器８ａの出力
が分周され、この分周された出力は基準の
7.8125KHzと位相比較された後、第１発振周波数
にロツクされるようになつている。
発振しており、各ユニツトのPLL回路３ではそ
の信号を1/512に分周して7.8125KHzを作る。そ
して、コントローラ２から送られた選局データに
より、コンバータ８の第１局部発振器８ａの出力
が分周され、この分周された出力は基準の
7.8125KHzと位相比較された後、第１発振周波数
にロツクされるようになつている。
ここで、選局用PLL回路３は、たとえば第３
図に示す構成をとつている。
図に示す構成をとつている。
つまり、位相比較器（PD）３ａには、プログ
ラマブルデバイダ３ｂによつて分周された第１局
部発振器８ａの出力と、分周器１０ａによつて分
周された基準発振器１０からの基準周波数とが取
り込まれるようになつている。そして、位相比較
器３ａからの出力は、ローパスフイルタ３ｃを介
して第１局部発振器８ａに入力されてPLLルー
プを構成するようになつている。
ラマブルデバイダ３ｂによつて分周された第１局
部発振器８ａの出力と、分周器１０ａによつて分
周された基準発振器１０からの基準周波数とが取
り込まれるようになつている。そして、位相比較
器３ａからの出力は、ローパスフイルタ３ｃを介
して第１局部発振器８ａに入力されてPLLルー
プを構成するようになつている。
また、PLL回路９においては、コンバータ８
の第２局部発振器８ｂの出力周波数が固定の分周
比で分周され、PLL回路３と同様に7.8125KHzと
位相比較された後、第２発振周波数にロツクされ
るようになつている。このために、上記の第２局
部発振器８ｂにはVCOが用いられている。
の第２局部発振器８ｂの出力周波数が固定の分周
比で分周され、PLL回路３と同様に7.8125KHzと
位相比較された後、第２発振周波数にロツクされ
るようになつている。このために、上記の第２局
部発振器８ｂにはVCOが用いられている。
このような構成のCATVシステムにおけるタ
ーミナルは、次のような動作を行う。
ーミナルは、次のような動作を行う。
まず、選局用PLL回路３は、ターミナルボツ
クスＣ内に具備されている各ユニツト共通の基準
発振器１０から基準発振周波数を得ている。これ
により、基準発振器１０はたとえば4MHzで発振
しており、各ユニツトのPLL回路３では1/512に
分周され、7.8125KHzが得られる。そして、コン
トローラ２から送られた選局データによつてコン
バータ８の第１局部発振器８ａの出力がプログラ
マブルデバイダ３ｂで分周され、この分周された
出力が上記の基準の7.8125KHzと位相比較された
後、第１発振周波数がロツクされる。
クスＣ内に具備されている各ユニツト共通の基準
発振器１０から基準発振周波数を得ている。これ
により、基準発振器１０はたとえば4MHzで発振
しており、各ユニツトのPLL回路３では1/512に
分周され、7.8125KHzが得られる。そして、コン
トローラ２から送られた選局データによつてコン
バータ８の第１局部発振器８ａの出力がプログラ
マブルデバイダ３ｂで分周され、この分周された
出力が上記の基準の7.8125KHzと位相比較された
後、第１発振周波数がロツクされる。
また、上記の基準発振器１０からの信号をうけ
るPLL回路９側においては、コンバータ８の第
２局部発振器８ｂの出力周波数が固定の分周比で
分周され、上記のPLL回路３と同様に7.8125KHz
と位相比較がなされて第２局部発振周波数にロツ
クされる。このために、上記の第２局部発振器に
はVCOが用いられる。
るPLL回路９側においては、コンバータ８の第
２局部発振器８ｂの出力周波数が固定の分周比で
分周され、上記のPLL回路３と同様に7.8125KHz
と位相比較がなされて第２局部発振周波数にロツ
クされる。このために、上記の第２局部発振器に
はVCOが用いられる。
その結果、ターミナルボツクスＣ内の全てのユ
ニツトについては、共通の基準発振器１０のため
に、Ｉ・Ｆ周波数及び第２局部発振出力周波数
が、ユニツトのコンバータ間で、基準周波数及び
その分周周波数の7.8125KHzを基準とした複数倍
の周波数となるとともに、その位相をも一致させ
ることとなる。また、第１局部発振器８ａも加入
者が同一選局をした場合、互いのコンバータにお
いて同一周波数で位相も一致することとなるた
め、複数ユニツト間の電磁誘導による周波数ずれ
によるビート妨害の発生が存在しなくなる。
ニツトについては、共通の基準発振器１０のため
に、Ｉ・Ｆ周波数及び第２局部発振出力周波数
が、ユニツトのコンバータ間で、基準周波数及び
その分周周波数の7.8125KHzを基準とした複数倍
の周波数となるとともに、その位相をも一致させ
ることとなる。また、第１局部発振器８ａも加入
者が同一選局をした場合、互いのコンバータにお
いて同一周波数で位相も一致することとなるた
め、複数ユニツト間の電磁誘導による周波数ずれ
によるビート妨害の発生が存在しなくなる。
なお、第４図にみられるように第２局部発振器
として用いるPLL回路９は、チユーニング電圧
伝送ラインVTに電圧保持用コンデンサ１１を入
れると共に、スイツチ１２で短時間に入出力切換
えを行うようにすれば、１個のPLL回路９によ
つて複数ユニツトのコンバータ８に共用させるこ
ともできる。
として用いるPLL回路９は、チユーニング電圧
伝送ラインVTに電圧保持用コンデンサ１１を入
れると共に、スイツチ１２で短時間に入出力切換
えを行うようにすれば、１個のPLL回路９によ
つて複数ユニツトのコンバータ８に共用させるこ
ともできる。
（発明の効果）
以上説明したように、本発明のCATVシステ
ムにおけるターミナルによれば、ターミナル内の
複数ユニツトにつき、共通する基準発振器を用い
てPLLを構成し、各ユニツトのコンバータ間で
の局部発振周波数、中間周波数、出力周波数の基
準周波数を同一となるようにしたので、ビート成
分が発生せず、ビート妨害が防がれるため、良好
な画質を保つことができる。
ムにおけるターミナルによれば、ターミナル内の
複数ユニツトにつき、共通する基準発振器を用い
てPLLを構成し、各ユニツトのコンバータ間で
の局部発振周波数、中間周波数、出力周波数の基
準周波数を同一となるようにしたので、ビート成
分が発生せず、ビート妨害が防がれるため、良好
な画質を保つことができる。
第１図は従来例のCATVシステムにおけるタ
ーミナルの構成を示すブロツク図、第２図は本発
明のCATVシステムにおけるターミナルの構成
の一実施例を示すブロツク図、第３図はその選局
用PLL回路の構成を示すブロツク図、第４図は
第２図のCATVシステムにおけるターミナルの
構成を変えた場合の他の実施例を示す図である。 １……送受信器、２……コントローラ、３……
選局用PLL回路、４，５……通信用インタフエ
ース、６……コンソール主機能部、７……TVセ
ツト、８……ユニツト、９……PLL回路、１０
……基準発振器、１１……電圧保持用コンデン
サ、１２……スイツチ、Ａ……コンバータユニツ
ト、Ｂ……コンソール、Ｃ……ターミナルボツク
ス。
ーミナルの構成を示すブロツク図、第２図は本発
明のCATVシステムにおけるターミナルの構成
の一実施例を示すブロツク図、第３図はその選局
用PLL回路の構成を示すブロツク図、第４図は
第２図のCATVシステムにおけるターミナルの
構成を変えた場合の他の実施例を示す図である。 １……送受信器、２……コントローラ、３……
選局用PLL回路、４，５……通信用インタフエ
ース、６……コンソール主機能部、７……TVセ
ツト、８……ユニツト、９……PLL回路、１０
……基準発振器、１１……電圧保持用コンデン
サ、１２……スイツチ、Ａ……コンバータユニツ
ト、Ｂ……コンソール、Ｃ……ターミナルボツク
ス。
Claims (1)
- 【特許請求の範囲】 １ センタから送られたTV信号を周波数変換し
て各加入者に送出する複数のコンバータユニツト
をターミナルボツクス内に具備するCATVシス
テムにおけるターミナルであつて、 前記各コンバータユニツト内に各々選局用
PLL回路からなる可変局部発振器を備えるとと
もに、前記各PLL回路に対して共通の基準周波
数を与える１個の基準発振器を前記ターミナルボ
ツクスに備えていることを特徴とするCATVシ
ステムにおけるターミナル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57191106A JPS5980078A (ja) | 1982-10-30 | 1982-10-30 | Ｃａｔｖシステムにおけるタ−ミナル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57191106A JPS5980078A (ja) | 1982-10-30 | 1982-10-30 | Ｃａｔｖシステムにおけるタ−ミナル |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5980078A JPS5980078A (ja) | 1984-05-09 |
| JPH0554310B2 true JPH0554310B2 (ja) | 1993-08-12 |
Family
ID=16268946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57191106A Granted JPS5980078A (ja) | 1982-10-30 | 1982-10-30 | Ｃａｔｖシステムにおけるタ−ミナル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5980078A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62155686A (ja) * | 1985-12-27 | 1987-07-10 | Nippon Telegr & Teleph Corp <Ntt> | 有料番組分配方式 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS532060A (en) * | 1976-06-28 | 1978-01-10 | Nec Corp | High harmonic generator |
-
1982
- 1982-10-30 JP JP57191106A patent/JPS5980078A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5980078A (ja) | 1984-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5734970A (en) | Single oscillator transceiver with multiple frequency converters | |
| EP0644657B1 (en) | Phase-locked oscillator circuit | |
| US5408201A (en) | Frequency synthesizer using three subfrequency synthesizers for generating two different frequencies | |
| JPH09294088A (ja) | チューナ回路 | |
| JPS60134633A (ja) | 複変換同調器用制御装置 | |
| US5574515A (en) | Voltage controlled oscillator circuit and automatic fine tuning circuit for TV | |
| JP2559005B2 (ja) | ダブルスーパーチューナ | |
| JPH0554310B2 (ja) | ||
| WO2000078042A2 (en) | Phase lock technique for an off-air channel and a cable channel | |
| JP3244437B2 (ja) | クロック発生回路および方法 | |
| JP2001111903A (ja) | テレビジョン信号送信機 | |
| JP3479283B2 (ja) | 周波数シンセサイザ | |
| KR0177237B1 (ko) | 디지탈 비디오카세트레코더에 있어서 락드모드용 오디오계의 클럭생성기 | |
| JP3439544B2 (ja) | テレビ中継機用ｐｌｌ回路 | |
| JP2938324B2 (ja) | Ｍｃａ方式無線通信機 | |
| KR100365130B1 (ko) | 위성통신 지상시스템의 중간주파수 변환 회로 | |
| JP3248453B2 (ja) | 発振装置 | |
| KR200198132Y1 (ko) | 이동 단말기의 위상 잠금 루프 회로 | |
| JP2002164784A (ja) | 周波数発生回路 | |
| JPS59143483A (ja) | Ｐｃｍハイアラ−キのｐｃｍクロツク信号からビデオクロツク周波数を導出する装置 | |
| JPS6363136B2 (ja) | ||
| JPS59190731A (ja) | 受信機回路 | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JPH1041811A (ja) | Ｐｌｌ集積回路 | |
| JPH0251299B2 (ja) |