JPH0554656A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】 【目的】 データの９０度単位の回転処理が可能な半導
体記憶装置において、半導体装置のメモリアレイへの書
き込み動作と読み出し動作を非同期で行うことを目的と
する。 【構成】 メモリセル１には書き込み用の第１のライト
ワード線２と第１のライトビット線４が接続し、これら
の線と直交する書き込み用の第２のライトワード線３と
第２のライトビット線５が接続している。更に、メモリ
セル１には読み出し用のリードワード線１０とリードビ
ット線１１が接続している。データの９０度単位の回転
処理は、書き込み時に書き込み用のライトワード線とラ
イトビット線により行い、読み出しは書き込みとは独立
して、読み出し用のリードワード線１０とリードビット
線１１により行う。 【効果】 半導体装置のメモリアレイへの書き込み動作
と読み出し動作を非同期で行うことができ、データの高
速処理が可能となる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体記憶装置に関
し、特にメモリアレイに書き込んだデータを９０度を単
位として回転して読み出せる半導体記憶装置に関するも
のである。

【０００２】

【従来の技術】従来の半導体記憶装置について、図８及
び図９を用いて説明する。図８はデュアルポートのスタ
ティックメモリのメモリアレイとデコーダ部の回路図で
ある。図９は図８に示したメモリアレイを構成している
メモリセルの回路図である。

【０００３】図８に示されたメモリセルはデュアルポー
トのスタティックメモリであるから２つのポート、例え
ばポートＡとポートＢを有しており、メモリセルに接続
したワード線、ビット線を制御するデコ−ダはポートＡ
とポートＢに入力された制御信号に従い、どちらかのポ
ートに属することとなる。しかし、図８ではデコ−ダへ
の制御信号及び選択回路への制御信号は省略している。

【０００４】図８において、１５１はワードラインデコ
ーダＡ、１５２はビットラインデコーダＡ、１５３はワ
ードラインデコーダＢ、１５４はビットラインデコーダ
Ｂである。１５５はデータ入力端子、１５６はデータ入
力端子１５５からの入力信号及びデータ入力端子１５５
への出力信号をビットラインデコーダＡ１５２とビット
ラインデコーダＢ１５４のどちらと受渡しするかを選ぶ
選択回路である。また、５１はデュアルポートのスタテ
ィックメモリのメモリセル、５２はポートＡのワード
線、５３はポートＢのワード線、５４，５５はポートＡ
のビット線、５６，５７はポートＢのビット線である。
メモリセル５１を用いて構成した半導体記憶装置におい
て、ポートＡのビット線５４，５５はビットラインデコ
ーダＡ１５２に接続し、ポートＡのワード線５２はワー
ドラインデコーダＡ１５１に接続している。ポートＢの
ワード線５３はワードラインデコーダＢ１５３に接続
し、ポートＢのビット線５６，５７はビットラインデコ
ーダＢ１５４に接続している。ワードラインデコーダＡ
１５１でポートＡのワード線５２を制御し、ワードライ
ンデコーダＢ１５３でポートＢのワード線５３を制御
し、ビットラインデコーダＡ１５２でポートＡのビット
線５４，５５を制御し、ビットラインデコーダＢ１５４
でポートＢのビット線５６，５７を制御する。ポートＡ
のビット線５４，５５とポートＢのワード線５３が平行
に配置され、ポートＡのワード線５２とポートＢのビッ
ト線５６，５７は、ポートＡのビット線５４，５５及び
ポートＢのワード線５３と直交するように配置され、以
下この様なメモリ構成は、ポートＡをＸ軸方向、ポート
ＢをＹ軸方向に配置したメモリ構成という。

【０００５】図９において、５１はデュアルポートのス
タティックメモリのメモリセル、５２はポートＡのワー
ド線、５３はポートＢのワード線、５４，５５はポート
Ａのビット線、５６，５７はポートＢのビット線であ
る。５８〜６１にはＭＯＳトランジスタが用いられ、５
８，５９はポートＡのアクセスゲートであり、それぞれ
の制御電極のゲートは共にポートＡのワード線５２に接
続し、それぞれの一方電極はポートＡのビット線５４，
５５にそれぞれ接続している。６０，６１はポートＢの
アクセスゲートであり、それぞれの制御電極のゲートは
共にポートＢのワード線５３に接続し、一方電極はポー
トＢのビット線５６，５７にそれぞれ接続している。

【０００６】６２，６３はロードデバイス（この場合は
高抵抗素子）、６４，６５は駆動トランジスタであり、
ＭＯＳトランジスタが用いられている。６６は電源電
位、６７はＧＮＤ電位である。ロードデバイス６２，６
３の一方端は電源電位６６に接続し、ロードデバイス６
２の他方端は駆動トランジスタ６４の一方端に接続し、
ロードデバイス６３の他方端は駆動トランジスタ６５の
一方端に接続している。駆動トランジスタ６４，６５の
他方端はＧＮＤ電位６７に接続し、駆動トランジスタ６
４，６５の制御電極のゲートはそれぞれ駆動トランジス
タ６４，６５の互いの一方電極に接続している。ロード
デバイス６２，６３と駆動トランジスタ６４，６５でラ
ッチ回路を形成しており、データを保持することができ
る。アクセスゲート５８，６０はロードデバイス６２の
他方端に接続し、アクセスゲート５９，６１はロードデ
バイス６３の他方端に接続しており、それぞれのアクセ
スゲートを通してラッチ回路のデータの書き込みと読み
出しを行う。

【０００７】次に、図１０を用いてデータの９０度単位
の回転処理（以下Ｘ−Ｙ変換という）について説明す
る。データのＸ−Ｙ変換の方法は様々であるが、ここで
はその中の一例として、ポートＡ及びポートＢより書き
込みを行い、ポートＡから読み出すことにより回転処理
を行う方法について説明する。即ちこれはライト動作で
データの回転処理を行う方法である。図１０（ａ）に示
した画像データとして入力された“１”という数字をそ
れぞれ０度、９０度、１８０度、２７０度の回転処理を
施す場合について説明したのが図１０（ｃ）〜図１０
（ｆ）である。また、分かりやすくするためにメモリを
構成するメモリセルを図１０（ｂ）に示すように座標表
示する。

【０００８】図１０（ｃ）は０度回転の場合のライト動
作とリード動作を示している。まず、左端にある変換前
データ“１”のライト動作においてポートＡを選択し、
左から２つ目の座標に示した矢印のように座標（０，
０）のメモリセルからＹの値は固定し、順次Ｘの値を増
やす方向で書き込み、Ｘの値が最大、即ち座標の右端ま
できたら次にＹの値を一つ増やし、Ｘの値を０から順次
増やしていきＸの最大値まで書き込みを行う。更に、Ｙ
の値を一つづつ増やしながら上記の動作を繰り返し、座
標（ｍ，ｍ）のメモリセルまで書き込みを行う。このと
きビットラインデコーダＡ１５２は０からｍ（左から
右）の順で、ワードラインデコーダＡ１５１は０からｍ
（上から下）の順で動作する。

【０００９】次に、リード動作においてポートＡを選択
し、右から２つ目の座標に示した矢印のように座標
（０，０）のメモリセルからＹの値は固定し、順次Ｘの
値を増やす方向で読み出し、Ｘの値が最大、即ち座標の
右端まできたら次にＹの値を一つ増やし、Ｘの値を０か
ら順次増やしていきＸの最大値まで読み出しを行う。更
に、Ｙの値を一つづつ増やしながら上記の動作を繰り返
し、座標（ｍ，ｍ）のメモリセルまで読み出しを行う。
このときビットラインデコーダＡ１５２は０からｍ（左
から右）の順で、ワードラインデコーダＡ１５１は０か
らｍ（上から下）の順で動作する。このようにライト動
作の書き込み順序とリード動作の読み出し順序が同じで
あり、読みだされた右端にある変換後データに回転は起
こらない。

【００１０】図１０（ｄ）は９０度回転の場合のライト
動作とリード動作を示している。まず、左端にある変換
前データ“１”のライト動作においてポートＢを選択
し、左から２つ目の座標に示した矢印のように座標
（ｍ，０）のメモリセルからＸの値は固定し、順次Ｙの
値を増やす方向で書き込み、Ｙの値が最大、即ち座標の
下端まできたら次にＸの値を一つ減らし、またＹの値を
０から順次増やしていきＹの最大値まで書き込みを行
う。更に、Ｘの値を一つづつ減らしながら上記の動作を
繰り返し、座標（０，ｍ）のメモリセルまで書き込みを
行う。このときビットラインデコーダＢ１５４は０から
ｍ（上から下）の順で、ワードラインデコーダＢ１５３
はｍから０（右から左）の順で動作する。

【００１１】次に、リード動作においてポートＡを選択
し、読み出しの順序は０度回転のときと同様に行う。こ
の変換により、例えば変換前の座標（ｍ，０）のデータ
が変換後は座標（０，０）に移り、変換前の座標（ｍ，
ｍ）のデータが変換後は座標（ｍ，０）に移るというよ
うに９０度の回転処理が行われ、右端にある変換後デー
タのようになる。

【００１２】図１０（ｅ）は１８０度回転の場合のライ
ト動作とリード動作を示している。まず、左端にある変
換前データ“１”のライト動作においてポートＡを選択
し、左から２つ目の座標に示した矢印のように座標
（ｍ，ｍ）のメモリセルからＹの値は固定し、順次Ｘの
値を減らす方向で書き込み、Ｘの値が最小、即ち座標の
左端まできたら次にＹの値を一つ減らし、またＸの値を
ｍから順次減らしていきＸの最小値まで書き込みを行
う。更に、Ｙの値を一つづつ減らしながら上記の動作を
繰り返し、座標（０，０）のメモリセルまで書き込みを
行う。このときビットラインデコーダＡ１５２はｍから
０（右から左）の順で、ワードラインデコーダＡ１５１
はｍから０（下から上）の順で動作する。

【００１３】次に、リード動作においてポートＡを選択
し、読み出しの順序は０度回転のときと同様に行う。こ
の変換により、例えば変換前の座標（ｍ，ｍ）のデータ
が変換後は座標（０，０）に移り、変換前の座標（０，
ｍ）のデータが変換後は座標（ｍ，０）に移るというよ
うに１８０度の回転処理が行われ、右端にある変換後デ
ータのようになる。

【００１４】図１０（ｆ）は２７０度回転の場合のライ
ト動作とリード動作を示している。まず、左端にある変
換前データ“１”のライト動作においてポートＢを選択
し、左から２つ目の座標に示した矢印のように座標
（０，ｍ）のメモリセルからＸの値は固定し、順次Ｙの
値を減らす方向で書き込み、Ｙの値が最小、即ち座標の
上端まできたら次にＸの値を一つ増やし、Ｙの値をｍか
ら順次減らしていきＹの最小値まで書き込みを行う。更
に、Ｘの値を一つづつ増やしながら上記の動作を繰り返
し、座標（ｍ，０）のメモリセルまで書き込みを行う。
このときビットラインデコーダＢ１５４はｍから０（下
から上）の順で、ワードラインデコーダＢ１５３は０か
らｍ（左から右）の順で動作する。

【００１５】次に、リード動作においてポートＡを選択
し、読み出しの順序は０度回転のときと同様に行う。こ
の変換により、例えば変換前の座標（ｍ，０）のデータ
が変換後は座標（ｍ，ｍ）に移り、変換前の座標（ｍ，
ｍ）のデータが変換後は座標（０，ｍ）に移るというよ
うに２７０度の回転処理が行われ、右端にある変換後デ
ータのようになる。

【００１６】

【発明が解決しようとする課題】従来の半導体記憶装置
は以上のように構成されているので、ポートＡ，Ｂの２
つのポートのうちポートＡを０度回転と１８０度回転の
処理において、ライト動作とリード動作の両方に使用し
ており、ライト動作とリード動作を完全に非同期にでき
ず、そのため半導体記憶装置の動作を高速化できないと
いう問題点があった。

【００１７】この発明は上記のような問題点を解決する
ためにてされたもので、ライト動作とリード動作を非同
期に扱えるＸ−Ｙ変換動作の可能な半導体記憶装置を得
ることを目的とする。

【００１８】

【課題を解決するための手段】第１の発明に係る半導体
記憶装置は、メモリアレイと、前記メモリアレイを構成
するメモリセルに接続した書き込み用ワード線及ビット
線と、前記メモリアレイを構成するメモリセルに接続し
た読み出し用ワード線及びビット線とを備え、前記書き
込み用ワード線とビット線もしくは前記読み出し用ワー
ド線とビット線のどちらか一方の組は互いに直交する２
本のワード線と互いに直交する２本のビット線からな
り、前記書き込み用ワード線及びビット線と前記読み出
し用ワード線及びビット線により独立に書き込みと読み
出しを行ってデータの９０度単位の回転処理をすること
を特徴とする。

【００１９】また、第２の発明に係る半導体記憶装置
は、前記メモリアレイを構成するメモリセルが、一方電
極を第１の電位に接続したコンデンサと、前記コンデン
サの他方電極に制御電極を接続し、一方電極を前記第１
の電位に接続した絶縁ゲート型トランジスタと、前記書
き込み用ワード線に制御電極を接続し、前記書き込み用
ワード線と対となる前記書き込み用ビット線に一方電極
を接続し、前記コンデンサの他方電極に他方電極を接続
した書き込み用トランジスタと、前記読み出し用ワード
線に制御電極を接続し、前記読み出し用ワード線と対と
なる前記読み出し用ビット線に一方電極を接続し、前記
コンデンサの他方電極に他方電極を接続した読み出し用
トランジスタとを備えて構成されており、前記第１の電
位と異なる第２の電位にて前記書き込み用ビット線より
前記メモリセルへのデータの書き込みを行うことを特徴
とする。

【００２０】更に、第３の発明に係る半導体記憶装置
は、前記互いに直交する２本のワード線に接続し、該２
本のワード線の選択を行う選択回路を更に備えたことを
特徴とする。

【００２１】

【作用】第１の発明における半導体記憶装置は、メモリ
アレイを構成するメモリセルに接続した書き込み用ワー
ド線及ビット線と、前記メモリアレイを構成するメモリ
セルに接続した読み出し用ワード線及びビット線とを備
え、前記書き込み用ワード線及びビット線と前記読み出
し用ワード線及びビット線により独立に書き込みと読み
出しを行ってデータの９０度単位の回転処理をするの
で、メモリセルへのデータの書き込みとデータの読み出
しを非同期で行うことができる。

【００２２】また、第２の発明における半導体記憶装置
は、前記メモリアレイを構成するメモリセルが、一方電
極を第１の電位に接続したコンデンサと、前記コンデン
サの他方電極に制御電極を接続し、一方電極を前記第１
の電位に接続した絶縁ゲート型トランジスタとを備えて
構成されているので、データの９０度単位の回転処理を
行うとき、メモリセルへのデータの書き込みとデータの
読み出しを非同期で行うことができ、更に、メモリセル
の面積を小さくすることができる。

【００２３】また、第３の発明における半導体記憶装置
は、前記互いに直交する２本のワード線に接続し、該２
本のワード線の選択を行う選択回路を更に備えているの
で、ワード線の制御をデコーダで行うとき、選択回路に
よって直交する２つのワード線のうち一方を選択するた
め、直交する２つのワード線に対してデコーダは２つ必
要とせず、１つのデコーダで制御できる。

【００２４】

【実施例】以下、この発明の第１実施例について図１及
び図２を用いて説明する。図１はこの発明の半導体装置
のメモリアレイとデコーダ部の回路図である。図１にお
いて、１はメモリセル、２は書き込み用ワード線である
第１のライトワード線、３は書き込み用ワード線で第１
のライトワード線２に直交する第２のライトワード線、
４は書き込み用ビット線である第１のライトビット線、
５は書き込み用ライトビット線で第１のライトビット線
４と直交する第２のライトビット線、１０は読み出し用
ワード線であるリードワード線、１１は読み出し用ビッ
ト線であるリードビット線である。１０７はデータ入力
端子、１０８はデータ出力端子である。１０１は第１の
ライトビット線４に接続し、これらの線を制御するライ
トビットラインデコーダＡ、１０２は第１のライトワー
ド線２に接続し、これらの線を制御するライトワードラ
インデコーダＡ、１０３は第２のライトビット線５に接
続し、これらの線を制御するライトビットラインデコー
ダＢ、１０４は第２のライトワード線３に接続し、これ
らの線を制御するライトワードラインデコーダＢ、１０
５はリードビット線１１に接続し、これらの線を制御す
るリードビットラインデコーダ、１０６はリードワード
線１０に接続し、これらの線を制御するリードワードラ
インデコーダである。

【００２５】この半導体記憶装置は３つのポートを有
し、例えば、ライトビットラインデコーダＡ１０１とラ
イトワードラインデコーダＡ１０２はポートＡに接続
し、ライトビットラインデコーダＢ１０３とライトワー
ドラインデコーダＢ１０４はポートＢに接続し、リード
ビットラインデコーダ１０５とリードワードラインデコ
ーダ１０６はポートＣに接続し、各ポートから各デコー
ダへ制御信号が与えられる。しかし、図面上でこれらの
制御信号は省略している。このようにポートＡの第１の
ライトビット線４とポートＢの第２のライトワード線３
とリードビット線１１が平行に配置され、ポートＢの第
２のライトビット線５とポートＡの第１のライトワード
線２とリードワード線１０が前記の３本の線と直交する
ように配置され、以下この様なメモリ構成は、ポートＡ
をＸ軸方向、ポートＢをＹ軸方向に配置したメモリ構成
といい、また、第１のライトビット線４及び第１のライ
トワード線２はＸ軸方向、第２のライトビット線５及び
第２のライトワード線３はＹ軸方向に配置したメモリ構
成ともいう。データはデータ入力端子１０７より入力
し、データ入力端子１０７に接続したライトビットライ
ンデコーダＡ１０１もしくはライトビットラインデコー
ダＢ１０３からこれらのデコーダに接続したビット線を
通して各メモリセルにデータが書き込まれる。また、各
メモリセルに保存されたデータはリードビット線１１を
通り、リードビットラインデコーダ１０５を通り、リー
ドビットラインデコーダ１０５に接続したデータ出力端
子１０８より出力される。

【００２６】次に、図１０を用いてデータのＸ−Ｙ変換
について説明する。図１に示した回路では２本の書き込
み用ワード線である第１および第２のライトワ−ド線
２，３が互いに直交し、２本の書き込み用ビット線であ
る第１及び第２のライトビット線４，５が互いに直交す
るよう配置され、ライト動作でデータの回転処理を行
う。図１０（ａ）に示した画像データとして入力された
“１”という数字をそれぞれ０度、９０度、１８０度、
２７０度の回転処理を施す場合について説明したのが図
１０（ｃ）〜図１０（ｆ）である。また、分かりやすく
するためにメモリを構成するメモリセルを図１０（ｂ）
に示すように座標表示する。第１のライトビット線４及
び第１のライトワード線２はＸ軸方向、第２のライトビ
ット線５及び第２のライトワード線３はＹ軸方向に配置
したメモリ構成である。

【００２７】図１０（ｃ）は０度回転の場合のライト動
作とリード動作を示している。まず、左端にある変換前
データ“１”のライト動作において第１のライトワード
線２及び第１のライトビット線４を選択し、左から２つ
目の座標に示した矢印のように座標（０，０）のメモリ
セルからＹの値は固定し、順次Ｘの値を増やす方向で書
き込み、Ｘの値が最大、即ち座標の右端まできたら次に
Ｙの値を一つ増やし、Ｘの値を０から順次増やしていき
Ｘの最大値まで書き込みを行う。更に、Ｙの値を一つづ
つ増やしながら上記の動作を繰り返し、座標（ｍ，ｍ）
のメモリセルまで書き込みを行う。このときライトビッ
トラインデコーダＡ１０１は０からｍ（左から右）の順
で、ライトワードラインデコーダＡ１０２は０からｍ
（上から下）の順で動作する。

【００２８】次に、リード動作においてリードワード線
１０及びリードビット線１１を選択し、右から２つ目の
座標に示した矢印のように座標（０，０）のメモリセル
からＹの値は固定し、順次Ｘの値を増やす方向で読み出
し、Ｘの値が最大、即ち座標の右端まできたら次にＹの
値を一つ増やし、Ｘの値を０から順次増やしていきＸの
最大値まで読み出しを行う。更に、Ｙの値を一つづつ増
やしながら上記の動作を繰り返し、座標（ｍ，ｍ）のメ
モリセルまで読み出しを行う。このときリードビットラ
インデコーダ１０５は０からｍ（左から右）の順で、リ
ードワードラインデコーダ１０６は０からｍ（上から
下）の順で動作する。このようにライト動作の書き込み
順序とリード動作の読み出し順序が同じであり、読みだ
された右端にある変換後データに回転は起こらない。

【００２９】図１０（ｄ）は９０度回転の場合のライト
動作とリード動作を示している。まず、左端にある変換
前データ“１”のライト動作において第２のライトワー
ド線３及び第２のライトビット線５を選択し、左から２
つ目の座標に示した矢印のように座標（ｍ，０）のメモ
リセルからＸの値は固定し、順次Ｙの値を増やす方向で
書き込み、Ｙの値が最大、即ち座標の下端まできたら次
にＸの値を一つ減らし、またＹの値を０から順次増やし
ていきＹの最大値まで書き込みを行う。更に、Ｘの値を
一つづつ減らしながら上記の動作を繰り返し、座標
（０，ｍ）のメモリセルまで書き込みを行う。このとき
ライトビットラインデコーダＢ１０３は０からｍ（上か
ら下）の順で、ライトワードラインデコーダＢ１０４は
ｍから０（右から左）の順で動作する。

【００３０】次に、リード動作においてリードワード線
１０及びリードビット線１１を選択し、読み出しの順序
は０度回転のときと同様に行う。この変換により、例え
ば変換前の座標（ｍ，０）のデータが変換後は座標
（０，０）に移り、変換前の座標（ｍ，ｍ）のデータが
変換後は座標（ｍ，０）に移るというように９０度の回
転処理が行われ、右端にある変換後データのようにな
る。

【００３１】図１０（ｅ）は１８０度回転の場合のライ
ト動作とリード動作を示している。まず、左端にある変
換前データ“１”のライト動作において第１のライトワ
ード線２及び第１のライトビット線４を選択し、左から
２つ目の座標に示した矢印のように座標（ｍ，ｍ）のメ
モリセルからＹの値は固定し、順次Ｘの値を減らす方向
で書き込み、Ｘの値が最小、即ち座標の左端まできたら
次にＹの値を一つ減らし、またＸの値をｍから順次減ら
していきＸの最小値まで書き込みを行う。更に、Ｙの値
を一つづつ減らしながら上記の動作を繰り返し、座標
（０，０）のメモリセルまで書き込みを行う。このとき
ライトビットラインデコーダＡ１０１はｍから０（右か
ら左）の順で、ライトワードラインデコーダＡ１０２は
ｍから０（下から上）の順で動作する。

【００３２】次に、リード動作においてリードワード線
１０及びリードビット線１１を選択し、読み出しの順序
は０度回転のときと同様に行う。この変換により、例え
ば変換前の座標（ｍ，ｍ）のデータが変換後は座標
（０，０）に移り、変換前の座標（０，ｍ）のデータが
変換後は座標（ｍ，０）に移るというように１８０度の
回転処理が行われ、右端にある変換後データのようにな
る。

【００３３】図１０（ｆ）は２７０度回転の場合のライ
ト動作とリード動作を示している。まず、左端にある変
換前データ“１”のライト動作において第２のライトワ
ード線３及び第２のライトビット線５を選択し、左から
２つ目の座標に示した矢印のように座標（０，ｍ）のメ
モリセルからＸの値は固定し、順次Ｙの値を減らす方向
で書き込み、Ｙの値が最小、即ち座標の上端まできたら
次にＸの値を一つ増やし、Ｙの値をｍから順次減らして
いきＹの最小値まで書き込みを行う。更に、Ｘの値を一
つづつ増やしながら上記の動作を繰り返し、座標（ｍ，
０）のメモリセルまで書き込みを行う。このときライト
ビットラインデコーダＢ１０３はｍから０（下から上）
の順で、ライトワードラインデコーダＢ１０４は０から
ｍ（左から右）の順で動作する。

【００３４】次に、リード動作においてリードワード線
１０及びリードビット線１１を選択し、読み出しの順序
は０度回転のときと同様に行う。この変換により、例え
ば変換前の座標（ｍ，０）のデータが変換後は座標
（ｍ，ｍ）に移り、変換前の座標（ｍ，ｍ）のデータが
変換後は座標（０，ｍ）に移るというように２７０度の
回転処理が行われ、右端にある変換後データのようにな
る。

【００３５】以上に示したようにこの第１実施例の半導
体記憶装置の回路でＸ−Ｙ変換が行え、更に、書き込み
用ワード線及びビット線と読み出し用ワード線及びビッ
ト線とを別々に構成しているのでライト動作とリード動
作を非同期に扱うことができる。

【００３６】図２は図１に示したメモリアレイを構成す
るメモリセルの回路図である。図２において、１はメモ
リセル、２は書き込み用ワード線である第１のライトワ
ード線、３は書き込み用ワード線で第１のライトワード
線２に直交する第２のライトワード線、４は書き込み用
ビット線である第１のライトビット線、５は書き込み用
ライトビット線で第１のライトビット線４と直交する第
２のライトビット線、１０は読み出し用ワード線である
リードワード線、１１は読み出し用ビット線であるリー
ドビット線である。

【００３７】１３は第１の電位であるＧＮＤ電位、８は
一方電極をＧＮＤ電位１３に接続したコンデンサ、９は
絶縁ゲートトランジスタであるＭＯＳトランジスタで、
コンデンサ８の他方電極に制御電極を接続し、ＧＮＤ電
位に一方電極を接続している。６は書き込み用トランジ
スタである第１のアクセスゲートで、ＭＯＳトランジス
タを用い、書き込み用ワード線である第１のライトワー
ド線２に制御電極を接続し、書き込み用ビット線である
第１のライトビット線４に一方電極を接続し、コンデン
サ８の他方電極に他方電極を接続している。７は書き込
み用トランジスタである第２のアクセスゲートで、ＭＯ
Ｓトランジスタを用い、書き込み用ワード線である第２
のライトワード線３に制御電極を接続し、書き込み用ビ
ット線である第２のライトビット線５に一方電極を接続
し、コンデンサ８の他方電極に他方電極を接続してい
る。１２は読み出し用トランジスタである第３のアクセ
スゲートで、ＭＯＳトランジスタを用い、読み出し用ワ
ード線であるリードワード線１０に制御電極を接続し、
読み出し用ビット線であるリードビット線１１に一方電
極を接続し、コンデンサ８の他方電極に他方電極を接続
している。

【００３８】データをコンデンサ８に書き込むときは、
第１の電位であるＧＮＤ電位と異なる第２の電位にて第
１のライトビット線４もしくは第２のライトビット線５
よりデータの書き込みを行う。例えば第３のアクセスゲ
ート１２の一方電極が接続しているリードビット線１１
をハイレベルの電位にプルアップしておき、リードワー
ド線１０の電位をリードビット線１１の電位に対して適
当に設定して第３のアクセスゲート１２をオンすると、
ＭＯＳトランジスタ９のオン、オフの状態応じてリード
ビット線１１がローレベルへ変化するか、もしくはハイ
レベルのままなのでこれをセンスアンプで検出してデー
タの読み出しを行う。

【００３９】なお、このようなような回路を用いて半導
体記憶装置を構成すると、例えば、１ミクロンのシリコ
ンゲートＣＭＯＳプロセスを使用した場合、従来の装置
に比べ約２０％程度のチップ面積が縮小できる。

【００４０】次に、この発明の第２実施例について図３
及び図４を用いて説明する。図３はこの発明の半導体装
置のメモリアレイとデコーダ部の回路図である。図３に
おいて、２１はメモリセル、２２は書き込み用ワード線
であるライトワード線、２３は書き込み用ビット線であ
るライトビット線、２７は読み出し用ワード線である第
１のリードワード線、２８は読み出し用ワード線である
第２のリードワード線、２９は読み出し用ビット線であ
る第１のリードビット線、３０は読み出し用ビット線で
ある第２のリードビット線である。１０７はデータ入力
端子、１０８はデータ出力端子である。１１１はライト
ビット線２３に接続し、これらの線を制御するライトビ
ットラインデコーダ、１１２はライトワード線２２に接
続し、これらの線を制御するライトワードラインデコー
ダ、１１３は第１のリードビット線２９に接続し、これ
らの線を制御するリードビットラインデコーダＡ、１１
４は第１のリードワード線２７に接続し、これらの線を
制御するリードワードラインデコーダＡ、１１５は第２
のリードビット線３０に接続し、これらの線を制御する
リードビットラインデコーダＢ、１１６は第２のリード
ワード線２８に接続し、これらの線を制御するリードワ
ードラインデコーダＢである。

【００４１】この半導体記憶装置は３つのポートを有
し、例えば、ライトビットラインデコーダ１１１とライ
トワードラインデコーダ１１２はポートＡに接続し、リ
ードビットラインデコーダＡ１１３とリードワードライ
ンデコーダＡ１１４はポートＢに接続し、リードビット
ラインデコーダＢ１１５とリードワードラインデコーダ
Ｂ１１６はポートＣに接続し、各ポ−トから各デコ−ダ
へ制御信号が与えられる。しかし、図面上ではこれらの
制御信号を省略している。このようにポートＡの第１の
リードビット線２９とポートＢの第２のリードワード線
２８とライトビット線２３が平行に配置され、ポートＢ
の第２のリードビット線３０とポートＡの第１のリード
ワード線２７とライトワード線２２が前記の３本の線と
直交するように配置され、以下この様なメモリ構成は、
ポートＡをＸ軸方向、ポートＢをＹ軸方向に配置したメ
モリ構成といい、また、第１のリードビット線２９及び
第１のリードワード線２７はＸ軸方向、第２のリードビ
ット線３０及び第２のリードワード線２８はＹ軸方向に
配置したメモリ構成ともいう。データはデータ入力端子
１０７より入力し、データ入力端子１０７に接続したラ
イトワードラインデコーダ１１２を通り、ライトワード
ラインデコーダ１１２に接続したライトビット線２３を
通して各メモリセルにデータが書き込まれる。また、各
メモリセルに保存されたデータは第１もしくは第２のリ
ードビット線２９，３０を通り、リードビットラインデ
コーダＡ１１３もしくはリードビットラインデコーダＢ
１１５を通り、リードビットラインデコーダＡ１１３と
リードビットラインデコーダＢ１１５に接続したデータ
出力端子１０８より出力される。

【００４２】次に、データのＸ−Ｙ変換について説明す
る。図３に示した回路では２本の読み出し用ワード線で
ある第１及び第２のリ−ドワ−ド線２７，２８が互いに
直交するように配置され、読み出し用ビット線である第
１及び第２のリ−ドビット線２９，３０が互いに直交す
るよう配置され、リード動作でデータの回転処理を行
う。図１１（ａ）に示した画像データとして入力された
“１”という数字をそれぞれ０度、９０度、１８０度、
２７０度の回転処理を施す場合について説明したのが図
１１（ｃ）〜図１１（ｆ）である。また、分かりやすく
するためにメモリを構成するメモリセルを図１１（ｂ）
に示すように座標表示する。第１のリードビット線２９
及び第１のリードワード線２７はＸ軸方向、第２のリー
ドビット線３０及び第２のリードワード線２８はＹ軸方
向に配置したメモリ構成である。

【００４３】図１１（ｃ）は０度回転の場合のライト動
作とリード動作を示している。まず、左端にある変換前
データ“１”のライト動作においてライトワード線２２
及びライトビット線２３を選択し、左から２つ目の座標
に示した矢印のように座標（０，０）のメモリセルから
Ｙの値は固定し、順次Ｘの値を増やす方向で書き込み、
Ｘの値が最大、即ち座標の右端まできたら次にＹの値を
一つ増やし、Ｘの値を０から順次増やしていきＸの最大
値まで書き込みを行う。更に、Ｙの値を一つづつ増やし
ながら上記の動作を繰り返し、座標（ｍ，ｍ）のメモリ
セルまで書き込みを行う。このときライトビットライン
デコーダ１１１は０からｍ（左から右）の順で、ライト
ワードラインデコーダ１１２は０からｍ（上から下）の
順で動作する。

【００４４】次に、リード動作において第１のリードワ
ード線２７及び第１のリードビット線２９を選択し、右
から２つ目の座標に示した矢印のように座標（０，０）
のメモリセルからＹの値は固定し、順次Ｘの値を増やす
方向で読み出し、Ｘの値が最大、即ち座標の右端までき
たら次にＹの値を一つ増やし、Ｘの値を０から順次増や
していきＸの最大値まで読み出しを行う。更に、Ｙの値
を一つづつ増やしながら上記の動作を繰り返し、座標
（ｍ，ｍ）のメモリセルまで読み出しを行う。このとき
リードビットラインデコーダＡ１１３は０からｍ（左か
ら右）の順で、リードワードラインデコーダＡ１１４は
０からｍ（上から下）の順で動作する。このようにライ
ト動作の書き込み順序とリード動作の読み出し順序が同
じであり、読みだされた右端にある変換後データに回転
は起こらない。

【００４５】図１１（ｄ）は９０度回転の場合のライト
動作とリード動作を示している。まず、左端にある変換
前データ“１”のライト動作においてライトワード線２
２及びライトビット線２３を選択し、書き込み順序は０
度回転のときと同様に行う。

【００４６】次に、リード動作において、第２のリード
ワード線２８及び第２のリードビット線３０を選択し、
左から２つ目の座標に示した矢印のように座標（ｍ，
０）のメモリセルからＸの値は固定し、順次Ｙの値を増
やす方向で読み出し、Ｙの値が最大、即ち座標の下端ま
できたら次にＸの値を一つ減らし、またＹの値を０から
順次増やしていきＹの最大値まで読み出しを行う。更
に、Ｘの値を一つづつ減らしながら上記の動作を繰り返
し、座標（０，ｍ）のメモリセルまで読み出しを行う。
このときリードビットラインデコーダＢ１１５は０から
ｍ（上から下）の順で、リードワードラインデコーダＢ
１１６はｍから０（右から左）の順で動作する。この変
換により、例えば座標（ｍ，０）のデータが座標（０，
０）に移り、座標（ｍ，ｍ）のデータが座標（ｍ，０）
に移るというように９０度の回転処理が行われ、右端に
ある変換後データのようになる。

【００４７】図１１（ｅ）は１８０度回転の場合のライ
ト動作とリード動作を示している。まず、左端にある変
換前データ“１”のライト動作においてライトワード線
２２及びライトビット線２３を選択し、書き込み順序は
０度回転のときと同様に行う。

【００４８】次に、リード動作において、第１のリード
ワード線２２及び第１のリードビット線２３を選択し、
右から２つ目の座標に示した矢印のように座標（ｍ，
ｍ）のメモリセルからＹの値は固定し、順次Ｘの値を減
らす方向で読み出し、Ｘの値が最小、即ち座標の左端ま
できたら次にＹの値を一つ減らし、またＸの値をｍから
順次減らしていきＸの最小値まで読み出しを行う。更
に、Ｙの値を一つづつ減らしながら上記の動作を繰り返
し、座標（０，０）のメモリセルまで読み出しを行う。
このときリードビットラインデコーダＡ１１３はｍから
０（右から左）の順で、リードワードラインデコーダＡ
１１４はｍから０（下から上）の順で動作する。この変
換により、例えば座標（ｍ，ｍ）のデータが座標（０，
０）に移り、座標（０，ｍ）のデータが座標（ｍ，０）
に移るというように１８０度の回転処理が行われ、右端
にある変換後データのようになる。

【００４９】図１１（ｆ）は２７０度回転の場合のライ
ト動作とリード動作を示している。まず、左端にある変
換前データ“１”のライト動作においてライトワード線
２７及びライトビット線２９を選択し、書き込み順序は
０度回転のときと同様に行う。

【００５０】次に、リード動作において第２のリードワ
ード線２８及び第２のリードビット線３０を選択し、右
から２つ目の座標に示した矢印のように座標（０，ｍ）
のメモリセルからＸの値は固定し、順次Ｙの値を減らす
方向で読み出し、Ｙの値が最小、即ち座標の上端までき
たら次にＸの値を一つ増やし、Ｙの値をｍから順次減ら
していきＹの最小値まで読み出しを行う。更に、Ｘの値
を一つづつ増やしながら上記の動作を繰り返し、座標
（ｍ，０）のメモリセルまで読み出しを行う。このとき
リードビットラインデコーダＢ１１５はｍから０（下か
ら上）の順で、リードワードラインデコーダＢ１１６は
０からｍ（左から右）の順で動作する。この変換によ
り、例えば座標（ｍ，０）のデータが座標（ｍ，ｍ）に
移り、座標（ｍ，ｍ）のデータが座標（０，ｍ）に移る
というように２７０度の回転処理が行われ、右端にある
変換後データのようになる。

【００５１】以上に示したようにこの第２実施例の半導
体記憶装置の回路でＸ−Ｙ変換が行え、更に、書き込み
用ワード線及びビット線と読み出し用ワード線及びビッ
ト線とを別々に構成しているのでライト動作とリード動
作を非同期に扱うことができる。また、第２実施例で
は、リード動作時にＸ−Ｙ変換を行うため、回転処理の
度ごとにデータを書き込む必要がなく、一度書き込んだ
データを何度でもＸ−Ｙ変換して読みだすことができ
る。

【００５２】例えば、図４は図３に示したメモリアレイ
を構成するメモリセルの回路図である。図４において、
２１はメモリセル、２２は書き込み用ワード線であるラ
イトワード線、２３は書き込み用ビット線であるライト
ビット線、２７は読み出し用ワード線である第１のリー
ドワード線、２９は読み出し用ビット線である第１のリ
ードビット線、２８は読み出し用リードワード線で第１
のリードワード線２７と直交する第２のリードワード
線、３０は読み出し用リードビット線で第１のリードビ
ット線２９と直交する第２のリードビット線である。

【００５３】３３は第１の電位であるＧＮＤ電位、２５
は一方電極をＧＮＤ電位に接続したコンデンサ、２６は
絶縁ゲートトランジスタであるＭＯＳトランジスタで、
コンデンサ２５の他方電極に制御電極を接続し、ＧＮＤ
電位に一方電極を接続している。２４は書き込み用トラ
ンジスタである第１のアクセスゲートで、ＭＯＳトラン
ジスタを用い、書き込み用ワード線であるライトワード
線２２に制御電極を接続し、書き込み用ビット線である
ライトビット線２３に一方電極を接続し、コンデンサ２
５の他方電極に他方電極を接続している。３１は読み出
し用トランジスタである第２のアクセスゲートで、ＭＯ
Ｓトランジスタを用い、読み出し用ワード線である第１
のリードワード線２７に制御電極を接続し、読み出し用
ビット線である第１のリードビット線２９に一方電極を
接続し、コンデンサ２５の他方電極に他方電極を接続し
ている。３２は読み出し用トランジスタである第３のア
クセスゲートで、ＭＯＳトランジスタを用い、読み出し
用ワード線である第２のリードワード線２８に制御電極
を接続し、読み出し用ビット線である第２のリードビッ
ト線３０に一方電極を接続し、コンデンサ２５の他方電
極に他方電極を接続している。

【００５４】データをコンデンサ２５に書き込むとき
は、第１の電位であるＧＮＤ電位と異なる第２の電位に
てライトビット線２３よりデータの書き込みを行う。例
えば第２のアクセスゲート３１もしくは第３のアクセス
ゲート３２の一方電極が接続しているリードビット線を
ハイレベルの電位にプルアップしておき、リードワード
線の電位をリードビット線の電位に対して設定して第２
のアクセスゲート３１もしくは第３のアクセスゲート３
２をオンすると、ＭＯＳトランジスタ２６のオン、オフ
の状態応じて、リードビット線がローレベルへ変化する
か、もしくはハイレベルのままなのでこれをセンスアン
プで検出してデータの読み出しを行う。

【００５５】第２実施例では、リード動作時にＸ−Ｙ変
換を行うため、第１実施例のように回転処理の度にデー
タを書き換える必要はなく、一度メモリセルに書き込ん
だデータならば何度でもＸ−Ｙ変換を行って好きな角度
（９０度単位）で読みだすことができる。

【００５６】次に、第３実施例について図５及び図７を
用いて説明する。図５は図１に示したライトワードライ
ンデコーダＡ，Ｂを選択回路を用いて一つにした場合の
回路図である。図において、１１１はライトビットライ
ンデコーダ、１１２はライトワードラインデコーダ、２
０１は選択回路であり、他の図１と同一符号のものは同
一内容を示す。

【００５７】第１、第２のライトワード線２，３を選択
回路２０１に接続し、選択回路２０１によって第１、第
２のライトワード線２，３のどちらか一方を選択するこ
とにより図１では別々であったライトワードラインデコ
ーダを共用して使う。選択回路２０１に接続した第１、
第２のライトワード線２，３に対応するビット線である
第１，第２のライトビット線４，５をそれぞれ接続し、
ライトビットラインデコーダを共用している。この半導
体記憶装置のポートは２つで、例えば、ライトワ−ドラ
インデコーダ及びライトビットラインデコーダはポート
Ａ、リードワ−ドラインデコーダ及びリードビットライ
ンデコーダはポートＢと接続し、各ポ−トから各デコ−
ダへ制御信号が与えられる。しかし、図面上では各デコ
−ダ及び選択回路への制御信号は省略している選択回路
２０１として、たとえば図７に示した回路がある。図に
おいて、２０１は選択回路、２は第１のライトワード
線、３は第２のライトワード線、Ｄ１はライトワードラ
インデコーダに接続する信号線、Ｃ１は第１のライトワ
ード線２と第２のライトワード線３のどちらか一方を選
択する信号を伝達する制御信号線、２０２はＮＯＴゲー
ト、２０３，２０４はＡＮＤゲートである。信号線Ｄ１
はＡＮＤゲート２０３とＡＮＤゲート２０４の一方の入
力端子に入力し、制御信号線Ｃ１はＡＮＤゲート２０３
の他方の入力端子に入力し、制御信号線Ｃ１はＮＯＴゲ
ート２０２を通してＡＮＤゲート２０４の他方の入力端
子に入力している。ＡＮＤゲート２０３とＡＮＤゲート
２０４の出力端子はそれぞれ第１のライトワード線２と
第２のライトワード線３に接続している。

【００５８】Ｘ−Ｙ変換動作としては第１実施例と同様
の効果があり、半導体記憶装置のチップサイズは更に小
さくすることができる。

【００５９】次に、第４実施例について図６及び図７を
用いて説明する。 図６は図３に示したリードワードラ
インデコーダＡ，Ｂを選択回路を用いて一つにした場合
の回路図である。図において、１０５はリードビットラ
インデコーダ、１０６はリードワードラインデコーダ、
２０１は選択回路であり、他の図３と同一符号のものは
同一内容を示す。

【００６０】第１、第２のリードワード線２７，２８を
選択回路２０１に接続し、選択回路２０１によって第１
及び第２のリードワード線２７，２８のどちらか一方を
選択することにより図３では別々であったリードワード
ラインデコーダを共用して使う。選択回路２０１に接続
した第１及び第２のリードワード線２７，２８に対応す
るビット線である第１，第２のリードビット線２９，３
０をそれぞれ接続し、リードビットラインデコーダを共
用している。選択回路２０１として、たとえば図７に示
した回路がある。図７に示した回路を用いるときには、
ＡＮＤゲ−ト２０３，２０４の出力に第１及び第２のリ
−ドワ−ド線２７，２８をそれぞれ接続して用いる。Ｘ
−Ｙ変換動作としては第２実施例と同様の効果があり、
半導体記憶装置のチップサイズは更に小さくすることが
できる。

【００６１】なお、第１，第２実施例では、アクセスゲ
ートにＭＯＳトランジスタを用いた他のトランジスタで
あってもよく、また、絶縁ゲートトランジスタにＭＯＳ
トランジスタを用いたが他の絶縁ゲートトランジスタで
あってもよく前記実施例と同様の効果を奏する。

【００６２】また、第１，第２実施例では、ｍ×ｍのメ
モリセルアレイを用いて書き込み、読み出しの順序を変
えて９０度単位の回転処理を行ったが、これ以外の順序
であっても９０度単位の回転処理を行え、前記実施例と
同様の効果を奏する。

【００６３】更に、第３，第４実施例では、選択回路の
回路構成を図７に示したが、選択回路の回路構成は他の
構成であってもよく、また、回路構成は２本に１つの独
立した回路としたが、これらは各回路ごとに独立してい
なくてもよく前記実施例と同様の効果を奏する。

【００６４】

【発明の効果】以上のように、請求項１に係る半導体記
憶装置によれば、メモリアレイを構成するメモリセルに
接続した書き込み用ワード線及ビット線と、前記メモリ
アレイを構成するメモリセルに接続した読み出し用ワー
ド線及びビット線とを備えて構成されており、データの
９０度単位の回転処理を行うとき、メモリセルへのデー
タの書き込みとデータの読み出しを非同期で行い、メモ
リセルへのデータの書き込みとデータの読み出しを同時
に行うことができ、高速動作に対応することができると
いう効果がある。

【００６５】また、請求項２に係る半導体記憶装置によ
れば、前記メモリアレイを構成するメモリセルが、一方
電極を第１の電位に接続したコンデンサと、前記コンデ
ンサの他方電極に制御電極を接続し、一方電極を第１の
電位に接続した絶縁ゲート型トランジスタとを備えて構
成されているので、メモリセルの面積を小さして半導体
記憶装置のチップサイズを小さくできるという効果があ
る。

【００６６】更に、請求項３に係る半導体記憶装置によ
れば、前記互いに直交する２本のワード線に接続し、該
２本のワード線の選択を行う選択回路を更に備えている
ので、ワード線の制御をデコーダで行うとき、１つのデ
コーダで制御でき、半導体記憶装置のチップサイズを小
さくできるという効果がある。

【図面の簡単な説明】

【図１】この発明の第１実施例である半導体記憶装置の
メモリアレイとデコーダ部の回路図である。

【図２】この発明の第１実施例である半導体記憶装置の
メモリセルの回路図である。

【図３】この発明の第２実施例である半導体記憶装置の
メモリアレイとデコーダ部の回路図である。

【図４】この発明の第２実施例である半導体記憶装置の
メモリセルの回路図である。

【図５】この発明の第３実施例である半導体記憶装置の
メモリアレイとデコーダ部の回路図である。

【図６】この発明の第４実施例である半導体記憶装置の
メモリアレイとデコーダ部の回路図である。

【図７】この発明の第３及び第４実施例用いられる選択
回路の回路図である。

【図８】従来の半導体記憶装置のメモリアレイとデコー
ダ部の回路図である。

【図９】従来の半導体記憶装置のメモリセルの回路図で
ある。

【図１０】Ｘ−Ｙ変換時の半導体記憶装置の動作を示す
図である。

【図１１】この発明の第２実施例である半導体記憶装置
のＸ−Ｙ変換時の動作を示す図である。

【符号の説明】

１ メモリセル ２ 第１のライトワード線 ３ 第２のライトワード線 ４ 第１のライトビット線 ５ 第２のライトビット線 ６ 第１のアクセスゲート ７ 第１のアクセスゲート ８ コンデンサ ９ ＭＯＳトランジスタ １０ リードワード線 １１ リードビット線 １２ 第３のアクセスゲート １３ ＧＮＤ電位 １０１ ライトビットラインデコーダＡ １０２ ライトワードラインデコーダＡ １０３ ライトビットラインデコーダＢ １０４ ライトワードラインデコーダＢ １０５ リードビットラインデコーダ １０６ リードワードラインデコーダ １０７ データ入力端子 １０８ データ出力端子 ２０１ 選択回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】 メモリアレイと、 前記メモリアレイを構成するメモリセルに接続した書き
   込み用ワード線及びビット線と、 前記メモリアレイを構成するメモリセルに接続した読み
   出し用ワード線及びビット線とを備え、 前記書き込み用ワード線とビット線もしくは前記読み出
   し用ワード線とビット線のどちらか一方の組は互いに直
   交する２本のワード線と互いに直交する２本のビット線
   からなり、 前記書き込み用ワード線及びビット線と前記読み出し用
   ワード線及びビット線により独立に書き込みと読み出し
   を行ってデータの９０度単位の回転処理をすることを特
   徴とする半導体記憶装置。
2. 【請求項２】 請求項１記載の半導体記憶装置であっ
   て、 前記メモリアレイを構成するメモリセルが、 一方電極を第１の電位に接続したコンデンサと、 前記コンデンサの他方電極に制御電極を接続し、一方電
   極を前記第１の電位に接続した絶縁ゲート型トランジス
   タと、 前記書き込み用ワード線に制御電極を接続し、前記書き
   込み用ワード線と対となる前記書き込み用ビット線に一
   方電極を接続し、前記コンデンサの他方電極に他方電極
   を接続した書き込み用トランジスタと、 前記読み出し用ワード線に制御電極を接続し、前記読み
   出し用ワード線と対となる前記読み出し用ビット線に一
   方電極を接続し、前記コンデンサの他方電極に他方電極
   を接続した読み出し用トランジスタとを備えて構成さ
   れ、 前記第１の電位と異なる第２の電位にて前記書き込み用
   ビット線より前記メモリセルへのデータの書き込みを行
   うことを特徴とする半導体記憶装置。
3. 【請求項３】 前記互いに直交する２本のワード線に接
   続し、該２本のワード線の選択を行う選択回路を更に備
   えたことを特徴とする請求項１記載の半導体記憶装置。