JPH0555224A - 半導体装置の多層配線 - Google Patents
半導体装置の多層配線Info
- Publication number
- JPH0555224A JPH0555224A JP21744091A JP21744091A JPH0555224A JP H0555224 A JPH0555224 A JP H0555224A JP 21744091 A JP21744091 A JP 21744091A JP 21744091 A JP21744091 A JP 21744091A JP H0555224 A JPH0555224 A JP H0555224A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring
- aluminum
- refractory metal
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 IC、LSIなどの半導体装置、より詳しく
は、該半導体装置のアルミニウム多層配線に関し、配線
抵抗の上昇を招くことなく、コンタクトホール内のコン
タクト部の信頼性を高めた多層配線を提供する。 【構成】 少なくとも2つの配線層1、2とこれらの間
の層間絶縁層3とからなる半導体装置の多層配線におい
て、下層配線層1はアルミニウム層1aとその上であっ
て前記層間絶縁層のコンタクトホールおよび該コンタク
トホールの縁から2〜10μmの領域に形成された第1
高融点金属層1cとからなり、かつ上層配線2はアルミ
ニウム層2bとその下に形成された第2高融点金属層2
aとからなるように構成する。
は、該半導体装置のアルミニウム多層配線に関し、配線
抵抗の上昇を招くことなく、コンタクトホール内のコン
タクト部の信頼性を高めた多層配線を提供する。 【構成】 少なくとも2つの配線層1、2とこれらの間
の層間絶縁層3とからなる半導体装置の多層配線におい
て、下層配線層1はアルミニウム層1aとその上であっ
て前記層間絶縁層のコンタクトホールおよび該コンタク
トホールの縁から2〜10μmの領域に形成された第1
高融点金属層1cとからなり、かつ上層配線2はアルミ
ニウム層2bとその下に形成された第2高融点金属層2
aとからなるように構成する。
Description
【0001】
【産業上の利用分野】本発明は、IC、LSIなどの半
導体装置、より詳しくは、該半導体装置のアルミニウム
多層配線に関する。なお、本明細書でのアルミニウムは
アルミニウム単体およびアルミニウム合金(Al-Cu, Al-
Si, Al-Si-Cuなど)を意味する。
導体装置、より詳しくは、該半導体装置のアルミニウム
多層配線に関する。なお、本明細書でのアルミニウムは
アルミニウム単体およびアルミニウム合金(Al-Cu, Al-
Si, Al-Si-Cuなど)を意味する。
【0002】半導体装置の多層配線は、基本的には、下
層配線層、上層配線層およびこれらを接続するコンタク
トホールを有する層間絶縁層から構成されている。従来
の多層配線構造では、配線は主にアルミニウムで作られ
てるため、コンタクトホール(ビアホール)での配線間
の接触はアルミニウム/アルミニウムコンタクトとなっ
ている。一方、半導体装置の高集積化、微細化が進み、
コンタクトホールのサイズも小さくなり、サブミクロン
へと微細化されている。これに伴い、コンタクトホール
でのコンタクト部にオープン不良(導通不良)などが発
生して、半導体装置の信頼性低下が問題となってきてい
る。このオープン不良のメカニズムはまだ完全には解明
されていないが、コンタクトホールのコンタクト部にボ
イドの核が存在すると、そのボイドが何らかの要因で成
長することによりオープンに到ると考えられている。ア
ルミニウムは比較的低融点金属であり、80〜150℃
程度でも容易に拡散するため、コンタクトホールのコン
タクト部においてのボイド成長が起こりやすいと考えら
れる。
層配線層、上層配線層およびこれらを接続するコンタク
トホールを有する層間絶縁層から構成されている。従来
の多層配線構造では、配線は主にアルミニウムで作られ
てるため、コンタクトホール(ビアホール)での配線間
の接触はアルミニウム/アルミニウムコンタクトとなっ
ている。一方、半導体装置の高集積化、微細化が進み、
コンタクトホールのサイズも小さくなり、サブミクロン
へと微細化されている。これに伴い、コンタクトホール
でのコンタクト部にオープン不良(導通不良)などが発
生して、半導体装置の信頼性低下が問題となってきてい
る。このオープン不良のメカニズムはまだ完全には解明
されていないが、コンタクトホールのコンタクト部にボ
イドの核が存在すると、そのボイドが何らかの要因で成
長することによりオープンに到ると考えられている。ア
ルミニウムは比較的低融点金属であり、80〜150℃
程度でも容易に拡散するため、コンタクトホールのコン
タクト部においてのボイド成長が起こりやすいと考えら
れる。
【0003】
【従来の技術】このようなコンタクトホール内のコンタ
クト部でのオープン不良の問題を解決するために、図3
に示すように下層および上層のアルミニウム配線を高融
点金属とアルミニウムとの積層配線とすることが提案さ
れている。この場合には、下層配線1がアルミニウム層
1aとその上に形成した薄い高融点金属層1bとからな
り、上層配線層2が薄い高融点金属層2aとその上に形
成したアルミニウム層2bとからなる。高融点金属と
は、例えば、 W, W-Ti, TiN, Mo, Ti およびTaである。
これら配線は層間絶縁層3のコンタクトホール4にて高
融点金属層1aおよび2b同士が接触してコンタクト部
となっている。このように高融点金属同士のコンタクト
であるので、ボイドの成長を防止しオープン不良の発生
をも防止することができる。
クト部でのオープン不良の問題を解決するために、図3
に示すように下層および上層のアルミニウム配線を高融
点金属とアルミニウムとの積層配線とすることが提案さ
れている。この場合には、下層配線1がアルミニウム層
1aとその上に形成した薄い高融点金属層1bとからな
り、上層配線層2が薄い高融点金属層2aとその上に形
成したアルミニウム層2bとからなる。高融点金属と
は、例えば、 W, W-Ti, TiN, Mo, Ti およびTaである。
これら配線は層間絶縁層3のコンタクトホール4にて高
融点金属層1aおよび2b同士が接触してコンタクト部
となっている。このように高融点金属同士のコンタクト
であるので、ボイドの成長を防止しオープン不良の発生
をも防止することができる。
【0004】なお、図3の多層配線層は半導体基板5の
上の絶縁層6上に形成されている。
上の絶縁層6上に形成されている。
【0005】
【発明が解決しようとする課題】しかしながら、図3に
示した多層配線では、それぞれの配線の全長にわたって
高融点金属層が存在するために、層間絶縁層の形成時の
加熱処理やその後の熱処理(250〜450℃)におい
て高融点金属とアルミニウムとが反応して、配線として
の抵抗が高くなるという問題がある。特に、多層配線構
造では、配線層の厚さが下層の方が上層よりも薄くなっ
ているため、反応による抵抗値上昇の影響を受けやす
い。
示した多層配線では、それぞれの配線の全長にわたって
高融点金属層が存在するために、層間絶縁層の形成時の
加熱処理やその後の熱処理(250〜450℃)におい
て高融点金属とアルミニウムとが反応して、配線として
の抵抗が高くなるという問題がある。特に、多層配線構
造では、配線層の厚さが下層の方が上層よりも薄くなっ
ているため、反応による抵抗値上昇の影響を受けやす
い。
【0006】そこで、本発明の目的は、配線抵抗の上昇
を招くことなく、コンタクトホール内のコンタクト部の
信頼性を高めた多層配線を提供することである。
を招くことなく、コンタクトホール内のコンタクト部の
信頼性を高めた多層配線を提供することである。
【0007】
【課題を解決するための手段】上述の目的が、少なくと
も2つの配線層とこれらの間の層間絶縁層とからなる半
導体装置の多層配線において、下層配線層はアルミニウ
ム層とその上であって層間絶縁層のコンタクトホールお
よび該コンタクトホールの縁から2〜10μmの領域に
のみ形成された第1高融点金属層とからなり、かつ上層
配線はアルミニウム層とその下に形成された第2高融点
金属層とからなることを特徴とする半導体装置の多層配
線によって達成される。。
も2つの配線層とこれらの間の層間絶縁層とからなる半
導体装置の多層配線において、下層配線層はアルミニウ
ム層とその上であって層間絶縁層のコンタクトホールお
よび該コンタクトホールの縁から2〜10μmの領域に
のみ形成された第1高融点金属層とからなり、かつ上層
配線はアルミニウム層とその下に形成された第2高融点
金属層とからなることを特徴とする半導体装置の多層配
線によって達成される。。
【0008】第1および第2高融点金属層が W, W-Ti,
TiN, Mo, Ti およびTaからなる群から選ばれた金属また
はその化合物であることは好ましい。なお、上層配線の
第2高融点金属層はその配線全長にわたって存在しても
良く、コンタクトホール部分のみに局在しても良い。
TiN, Mo, Ti およびTaからなる群から選ばれた金属また
はその化合物であることは好ましい。なお、上層配線の
第2高融点金属層はその配線全長にわたって存在しても
良く、コンタクトホール部分のみに局在しても良い。
【0009】
【作用】本発明では、図3に示した従来のアルミニウム
多層配線での下層配線層における高融点金属層を配線層
全面からコンタクトホールおよびその近傍に限定し、こ
のことにより、例えアルミニウム層と高融点金属が反応
してもその反応域は小さいので配線抵抗が大きく上昇す
ることはない。
多層配線での下層配線層における高融点金属層を配線層
全面からコンタクトホールおよびその近傍に限定し、こ
のことにより、例えアルミニウム層と高融点金属が反応
してもその反応域は小さいので配線抵抗が大きく上昇す
ることはない。
【0010】また、コンタクトホールにおける下層配線
と上層配線とのコンタクト部は高融点金属同士のコンタ
クトとなっており、この界面では図3の場合と同様にオ
ープン不良は発生しない。さらに、下層配線での高融点
金属層の存在する範囲はコンタクトホールよりも大きい
ので、例えアルミニウム/高融点金属界面にボイド成長
が起こっても、この界面がオープン状態になることは無
い。
と上層配線とのコンタクト部は高融点金属同士のコンタ
クトとなっており、この界面では図3の場合と同様にオ
ープン不良は発生しない。さらに、下層配線での高融点
金属層の存在する範囲はコンタクトホールよりも大きい
ので、例えアルミニウム/高融点金属界面にボイド成長
が起こっても、この界面がオープン状態になることは無
い。
【0011】第1高融点金属層のサイズがコンタクトホ
ールよりも2μm以上に大きいのは、コンタクトホール
形成する際の位置合わせ余裕を考慮してのことであり、
上限を10μmとしたのは反応区域が増えて抵抗の上昇
をもたらすのを避けるためである。
ールよりも2μm以上に大きいのは、コンタクトホール
形成する際の位置合わせ余裕を考慮してのことであり、
上限を10μmとしたのは反応区域が増えて抵抗の上昇
をもたらすのを避けるためである。
【0012】
【実施例】以下、添付図面を参照して、本発明の実施態
様例および比較例によって本発明を詳細に説明する。図
1は、本発明に係るアルミニウム多層配線を備えた半導
体装置の概略部分断面図であり、図3でのアルミニウム
多層配線付き半導体装置に用いた参照番号と同じ番号は
同じ部材を示す。
様例および比較例によって本発明を詳細に説明する。図
1は、本発明に係るアルミニウム多層配線を備えた半導
体装置の概略部分断面図であり、図3でのアルミニウム
多層配線付き半導体装置に用いた参照番号と同じ番号は
同じ部材を示す。
【0013】本発明に係る多層配線構造と図3の多層配
線構造との差異は、図1に示すように、下層配線層のア
ルミニウム層1aの上に形成する高融点金属層1cがコ
ンタクトホール4およびその周囲の小さな領域にて存在
することであり、図3でのようにアルミニウム層1aの
全長にわたって存在しないことである。図1の半導体装
置のアルミニウム多層配線は、図2(a)〜(e)に示
した工程にしたがって次のようにして形成される。
線構造との差異は、図1に示すように、下層配線層のア
ルミニウム層1aの上に形成する高融点金属層1cがコ
ンタクトホール4およびその周囲の小さな領域にて存在
することであり、図3でのようにアルミニウム層1aの
全長にわたって存在しないことである。図1の半導体装
置のアルミニウム多層配線は、図2(a)〜(e)に示
した工程にしたがって次のようにして形成される。
【0014】先ず、図2(a)に示すように、通常の半
導体装置製造プロセスによって素子(MOSFET、バ
イポーラトランジスタ、抵抗など)を形成した半導体基
板5を用意し、その上にPSGなどの絶縁層6を形成す
る。図2(b)に示すように、絶縁層6の上の全面にア
ルミニウム合金(Al-1%Si)を厚さ0.5μmにスパッタリ
ング法で形成し、通常のフォトリソグラフィ技術にて所
定の配線パターンに加工して、アルミニウム層1aを形
成する。アルミニウム層1aのコンタクトホール対応領
域はその幅が他の部分よりも広くなっている。
導体装置製造プロセスによって素子(MOSFET、バ
イポーラトランジスタ、抵抗など)を形成した半導体基
板5を用意し、その上にPSGなどの絶縁層6を形成す
る。図2(b)に示すように、絶縁層6の上の全面にア
ルミニウム合金(Al-1%Si)を厚さ0.5μmにスパッタリ
ング法で形成し、通常のフォトリソグラフィ技術にて所
定の配線パターンに加工して、アルミニウム層1aを形
成する。アルミニウム層1aのコンタクトホール対応領
域はその幅が他の部分よりも広くなっている。
【0015】図2(c)に示すように、全面にCVD法
によって層間絶縁層3の一部である薄い絶縁層3aを形
成する。例えば、SiO2 (またはPSG)を厚さ約5
0nm堆積させてこの絶縁層3aとする。そして、アルミ
ニウム層1aの上に形成する高融点金属層の形状に対応
するフォトマスクを用いて、通常のフォトリソグラフィ
技術にて絶縁層3aを選択エッチングして、開口7を形
成し、アルミニウム層1aの一部を表出させる。
によって層間絶縁層3の一部である薄い絶縁層3aを形
成する。例えば、SiO2 (またはPSG)を厚さ約5
0nm堆積させてこの絶縁層3aとする。そして、アルミ
ニウム層1aの上に形成する高融点金属層の形状に対応
するフォトマスクを用いて、通常のフォトリソグラフィ
技術にて絶縁層3aを選択エッチングして、開口7を形
成し、アルミニウム層1aの一部を表出させる。
【0016】次に、図2(d)に示すように、選択CV
D法によって高融点金属であるタングステン(W)を絶
縁層3aの開口7内の表出したアルミニウム層1aの上
に(第1)高融点金属層1cを厚さ50nmで形成する。
この時、絶縁層3aの上にはタングステンは析出しない
(形成されない)。図2(e)に示すように、全面にC
VD法によって絶縁層を残りの厚さ堆積して層間絶縁層
3を形成する。例えば、SiO2 (またはPSG)を厚
さ約450nm堆積させて絶縁層3aと一体として層間絶
縁層とする。そして、所定のコンタクトホールに対応す
るフォトマスクを用いて、通常のフォトリソグラフィ技
術にて層間絶縁層3を選択エッチングして、コンタクト
ホール4を形成する。コンタクトホール4の大きさは高
融点金属層1cよりも小さいので、アルミニウム層1a
が表出することは無い。
D法によって高融点金属であるタングステン(W)を絶
縁層3aの開口7内の表出したアルミニウム層1aの上
に(第1)高融点金属層1cを厚さ50nmで形成する。
この時、絶縁層3aの上にはタングステンは析出しない
(形成されない)。図2(e)に示すように、全面にC
VD法によって絶縁層を残りの厚さ堆積して層間絶縁層
3を形成する。例えば、SiO2 (またはPSG)を厚
さ約450nm堆積させて絶縁層3aと一体として層間絶
縁層とする。そして、所定のコンタクトホールに対応す
るフォトマスクを用いて、通常のフォトリソグラフィ技
術にて層間絶縁層3を選択エッチングして、コンタクト
ホール4を形成する。コンタクトホール4の大きさは高
融点金属層1cよりも小さいので、アルミニウム層1a
が表出することは無い。
【0017】そして、図1に示すように、コンタクトホ
ール4内を含めた全面にスパッタリング法によって、チ
タン(Ti)を25nm厚さで、続けてアルミニウム合金
(Al-1%Si)を厚さ1.0μmで形成し、通常のフォトリソ
グラフィ技術にて所定の配線パターンに加工して、(第
2)高融点金属層2aおよびアルミニウム層2bからな
る上層配線層2を形成する。このようにして多層配線を
形成することができる。
ール4内を含めた全面にスパッタリング法によって、チ
タン(Ti)を25nm厚さで、続けてアルミニウム合金
(Al-1%Si)を厚さ1.0μmで形成し、通常のフォトリソ
グラフィ技術にて所定の配線パターンに加工して、(第
2)高融点金属層2aおよびアルミニウム層2bからな
る上層配線層2を形成する。このようにして多層配線を
形成することができる。
【0018】上述した多層配線構造で、コンタクトホー
ルを0.8×0.8μmの正方形として、コンタクトホール
を10万個有するコンタクトチェーン1000組を用
い、150℃放置の信頼性試験を行ったところ、300
0時間経過後でも、オープン不良は発生しなかった。一
方、高融点金属層を形成しない従来例の場合では、30
00時間経過後に0.5%のオープン不良が発生した。
ルを0.8×0.8μmの正方形として、コンタクトホール
を10万個有するコンタクトチェーン1000組を用
い、150℃放置の信頼性試験を行ったところ、300
0時間経過後でも、オープン不良は発生しなかった。一
方、高融点金属層を形成しない従来例の場合では、30
00時間経過後に0.5%のオープン不良が発生した。
【0019】さらに、上述した多層配線での配線抵抗
は、高融点金属層を形成しない従来例の場合と比べて、
450℃×30分の熱処理後で5%程度増加したにすぎ
なかった。一方、下層配線の全長にわたって高融点金属
層を形成した場合には、30%以上の抵抗増加が認めら
れた。上述の場合に高融点金属層1cを形成するのに選
択CVDを用いたが、この代わりに、全面のアルミニウ
ム合金の上に、続いてタングステンをスパッタリング法
で形成し、所定の金属層形状に対応するフォトマスクを
用いて、通常のフォトリソグラフィ技術にてタングステ
ンをエッチング除去し、次に下層配線パターンに対応す
るフォトマスクを用いて、通常のフォトリソグラフィ技
術にてアルミニウムをエッチング除去して、下層配線を
形成しても良い。また、上層配線の高融点金属層2aを
全面形成した後で、コンタクトホール4およびその周辺
を残すようにその他の部分を適切なフォトマスクを用い
た通常のフォトリソグラフィ技術にてチタン(高融点金
属)をエッチング除去しても良い。
は、高融点金属層を形成しない従来例の場合と比べて、
450℃×30分の熱処理後で5%程度増加したにすぎ
なかった。一方、下層配線の全長にわたって高融点金属
層を形成した場合には、30%以上の抵抗増加が認めら
れた。上述の場合に高融点金属層1cを形成するのに選
択CVDを用いたが、この代わりに、全面のアルミニウ
ム合金の上に、続いてタングステンをスパッタリング法
で形成し、所定の金属層形状に対応するフォトマスクを
用いて、通常のフォトリソグラフィ技術にてタングステ
ンをエッチング除去し、次に下層配線パターンに対応す
るフォトマスクを用いて、通常のフォトリソグラフィ技
術にてアルミニウムをエッチング除去して、下層配線を
形成しても良い。また、上層配線の高融点金属層2aを
全面形成した後で、コンタクトホール4およびその周辺
を残すようにその他の部分を適切なフォトマスクを用い
た通常のフォトリソグラフィ技術にてチタン(高融点金
属)をエッチング除去しても良い。
【0020】
【発明の効果】以上説明したように、本発明に係る半導
体装置の多層配線は配線抵抗の増加が少なく、かつオー
プン不良の無いことでコンタクト部の信頼性を高めるこ
とができ、そして、半導体装置の微細化にも寄与する。
体装置の多層配線は配線抵抗の増加が少なく、かつオー
プン不良の無いことでコンタクト部の信頼性を高めるこ
とができ、そして、半導体装置の微細化にも寄与する。
【図1】本発明に係る多層配線を有する半導体装置の概
略部分断面図である。
略部分断面図である。
【図2】(a)〜(e)は本発明に係る多層配線を形成
する工程を説明する概略部分断面図である。
する工程を説明する概略部分断面図である。
【図3】従来の多層配線を有する半導体装置の概略部分
断面図である。
断面図である。
1…下層配線 1a…アルミニウム層 1c…高融点金属層 2…上層配線 2a…高融点金属層 2b…アルミニウム層 3…層間絶縁層 4…コンタクトホール 5…半導体基板 6…絶縁層
Claims (2)
- 【請求項1】 少なくとも2つの配線層(1、2)とこ
れらの間の層間絶縁層(3)とからなる半導体装置の多
層配線において、下層配線層(1)はアルミニウム層
(1a)とその上であって前記層間絶縁層のコンタクト
ホールおよび該コンタクトホールの縁から2〜10μm
の領域にのみ形成された第1高融点金属層(1c)とか
らなり、かつ上層配線(2)はアルミニウム層(2b)
とその下に形成された第2高融点金属層(2a)とから
なることを特徴とする半導体装置の多層配線。 - 【請求項2】 前記第1および第2高融点金属層(1
c、2a)は W, W-Ti, TiN, Mo, Ti およびTaからなる
群から選ばれた金属またはその化合物であることを特徴
とする請求項1記載の多層配線層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21744091A JPH0555224A (ja) | 1991-08-28 | 1991-08-28 | 半導体装置の多層配線 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21744091A JPH0555224A (ja) | 1991-08-28 | 1991-08-28 | 半導体装置の多層配線 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555224A true JPH0555224A (ja) | 1993-03-05 |
Family
ID=16704268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21744091A Withdrawn JPH0555224A (ja) | 1991-08-28 | 1991-08-28 | 半導体装置の多層配線 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555224A (ja) |
-
1991
- 1991-08-28 JP JP21744091A patent/JPH0555224A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6343349A (ja) | 多層薄膜配線及びその形成方法 | |
| JP3063338B2 (ja) | 半導体装置およびその製造方法 | |
| KR19980070753A (ko) | 반도체 소자 및 그 제조 공정 | |
| JPH0212859A (ja) | 多層配線の形成方法 | |
| JP3329290B2 (ja) | 半導体装置の製造方法 | |
| JPH11238731A (ja) | 半導体装置の製造方法 | |
| JPH0555224A (ja) | 半導体装置の多層配線 | |
| JPH01255249A (ja) | 半導体集積回路装置 | |
| GB2169446A (en) | Integrated circuit multilevel metallization and method for making same | |
| JPH05129447A (ja) | 半導体装置の製造方法 | |
| JP2655504B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60196960A (ja) | 半導体装置 | |
| JPH0621058A (ja) | 半導体装置 | |
| JP2000323477A (ja) | 半導体装置の配線構造 | |
| JP2000232156A (ja) | 半導体装置の製造方法 | |
| JP3237917B2 (ja) | 半導体素子の製造方法 | |
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| JP2557281B2 (ja) | 半導体装置 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH0567686A (ja) | 半導体装置配線 | |
| JP3096551B2 (ja) | 半導体装置の製造方法 | |
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| US20030162404A1 (en) | Method for fabricating conductive line on a wafer | |
| JPH06252146A (ja) | 半導体装置 | |
| JPS62241373A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981112 |