JPH0555266A - 電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 逆耐圧が高く、ゲート・ソース間容量の少な
い微細ゲート電極を形成する。 【構成】 ｎ型ＧａＡｓ層２上にノンドープＧａＡｓ層
３を形成し、ノンドープＧａＡｓ層３のリセスにゲート
電極６ａを形成し、このゲート電極６ａをマスクとして
イオン注入を行い、ゲート電極６ａ側面にノンドープＧ
ａＡｓ層３を残存させて高濃度ｎ層７を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は電界効果トランジスタ及
びその製造方法に関し、特に化合物半導体を用い、０．
５μｍ以下のゲート長が必要なリセス型ゲート電極を有
する電界効果トランジスタ及びその製造方法に関するも
のである。

【０００２】

【従来の技術】図４は従来の、リセス型ゲート電極を有
する電界効果トランジスタの主製造工程を示し、１はＧ
ａＡｓ基板、２はＧａＡｓ基板１上に形成されたｎ型Ｇ
ａＡｓ層であり、９は該ｎ型ＧａＡｓ層２の所定部分
に、ホトレジスト５を用いて形成されたリセス、１０は
ゲート電極を形成するための金属、１０ａはこのリセス
９内に形成されたゲート電極である。

【０００３】以下、製造方法について説明する。まず、
図４(a) に示すように、ｎ型ＧａＡｓ２上に所望の開口
寸法を有するレジストパターン５を形成し、該レジスト
５をマスクとしてウェットエッチングを行いリセス９を
形成する。

【０００４】次にこの状態で、ゲート金属１０を全面に
蒸着し（図４(b) 参照）、レジスト５を除去することに
より、図４(c) に示すように所望のゲート長のゲート電
極１０ａを形成する。

【０００５】ところで以上のような方法でゲート電極を
形成すると、図５に示すように、ゲート金属１０蒸着時
においてレジスト５上に堆積したゲート金属自身もマス
クとなり、リセス内に形成されるゲート電極１０ｂ上層
部が細くなり、特に０．５μｍ以下の微細ゲート電極を
形成する場合には、レジストの開口部をふさいでしま
い、電極断面が三角形となり、ゲート電極の抵抗が高く
なり、装置特性の劣化の原因となる。

【０００６】そのため図６に示すように、ｎ型ＧａＡｓ
層２上に所望の開口部を有する絶縁膜４を形成し、該絶
縁膜４をマスクとする異方性ドライエッチングを行うこ
とによりリセスを形成した後、スパッタ法，ＲＩＥ法に
よりＴ型ゲート電極１０ｃを形成したり、図７に示すよ
うに、図６と同様にしてリセスを形成した後、リセス側
面に絶縁膜の側壁１１を形成し、Ｔ型ゲート電極１０ｄ
を形成する方法が用いられる。

【０００７】

【発明が解決しようとする課題】従来の電界効果トラン
ジスタは以上のようにして製造及び構成されており、図
６の方法では、ゲート１０ｃの側面がｎ型ＧａＡｓ層２
と接するため、逆耐圧が低くなるという問題点があり、
また、図７の方法では、リセス側壁に絶縁膜１１が存在
するためのゲート・ソース間容量が増大し、装置特性が
劣化したり、プロセスが複雑になるという問題点があ
る。

【０００８】この発明は上記のような問題点を解消する
ためになされたもので、逆耐圧の劣化やゲート・ソース
間容量の増大を招くことなく、微細Ｔ型ゲート電極を有
する電界効果トランジスタ及びその製造方法を提供する
ことを目的とする。

【０００９】

【課題を解決するための手段】この発明に係る電界効果
トランジスタ及びその製造方法は、不純物が注入された
半導体層上にリセスを有するノンドープ半導体層を形成
し、前記リセス内にゲート電極を形成した後、該ゲート
電極をマスクとして不純物注入を行ない、ゲート電極側
面にノンドープ半導体層を残して第２の不純物注入半導
体層を形成するようにしたものである。

【００１０】また、不純物注入時に、ゲート電極を中心
とする斜め注入を行い、ゲート電極側面のノンドープ半
導体層領域を小さくするようにしたものである。

【００１１】

【作用】この発明においては、ゲート電極側面は誘電率
の低いノンドープ半導体層と接し、不純物が注入された
半導体層と接していないため、逆耐圧が劣化することが
なく、またゲート・ソース間容量を低減することができ
る。

【００１２】また斜めイオン注入により、ゲート電極側
面のノンドープ半導体層の領域を小さくしたから、ゲー
ト・ソース（ドレイン）間抵抗を小さくすることができ
る。

【００１３】

【実施例】図１は本発明の第１の実施例による電界効果
トランジスタの断面図を示し、図４ないし図７と同一符
号は同一または相当部分を示し、７はゲート電極６ａを
マスクとし、ノンドープＧａＡｓ層３に選択的にイオン
注入して得られた高濃度ｎ層であり、３１は上記選択的
イオン注入時に残存したノンドープＧａＡｓ層である。
また４はゲート６ａとノンドープＧａＡｓ層３間に形成
された絶縁膜、また８ａ，８ｂは高濃度ｎ層７上に形成
されたソース及びドレイン電極である。

【００１４】次に製造方法を図２を用いて説明する。ま
ず図２(a) に示すように、ＭＢＥ法などによりｎ型Ｇａ
Ａｓ層２上にノンドープＧａＡｓ層３を形成し、さらに
ＣＶＤ法などにより絶縁膜４を堆積させた後、転写技術
により所望の開口寸法を有するレジストパターン５を形
成し、このレジスト５をマスクとして絶縁膜４をＲＩＥ
法などによりエッチングする。

【００１５】次に図２(b) に示すように、レジスト５を
除去後、ＲＩＥ法などにより絶縁膜４をマスクとしてノ
ンドープＧａＡｓ層３を異方性エッチングしてリセスを
設け、全面にスパッタ法などによりＷＳｉなどの高融点
金属６を堆積させる。

【００１６】次に図２(c) に示すように、転写技術によ
り上記リセスの開口寸法より広い寸法のレジスト残しパ
ターンを形成し、ＲＩＥ法などにより高融点金属６，絶
縁膜４のエッチングを行いゲート電極６ａを形成し、レ
ジストを除去後、イオン注入法によりゲート電極６ａを
マスクとして、選択的に高濃度イオンを注入して、ノン
ドープＧａＡｓ層３を高濃度ｎ層７とする。このとき、
ゲート電極６ａの上方の広がり部分により、ゲート電極
６ａ側面にはノンドープＧａＡｓ層３１が残存する。

【００１７】次に図２(d) に示すように、蒸着，リフト
オフ法によりソース及びドレイン電極８ａ，８ｂを形成
する。

【００１８】このように本実施例によれば、ｎＧａＡｓ
層２上にノンドープＧａＡｓ層３を設け、該ノンドープ
ＧａＡｓ層３にリセスを形成して金属６を堆積させ、上
記リセスの幅よりも大きい開口を有するレジストを用い
てパターニングしてゲート電極６ａを形成し、該ゲート
電極６ａをマスクとして上記ノンドープＧａＡｓ層３に
高濃度のイオン注入を行い高濃度ｎ層７を得るようにし
たから、ゲート電極６ａ側面は誘電率の低いノンドープ
ＧａＡｓ層３１と接することとなり、従って逆耐圧の劣
化を招くことなく、またゲート・ソース間容量も低減で
きる。またノンドープＧａＡｓ層３１はゲート電極６ａ
をマスクとして自己整合的に形成されるため製造工程が
複雑になることがない。

【００１９】次に本発明の第２の実施例を図３を用いて
説明する。本実施例では図３に示すように、ソース電極
８ａ側のノンドープ層領域を狭くすることにより、ソー
ス抵抗を低減するようにしたものである。

【００２０】次に、上記構造の製造方法について説明す
る。第１の実施例と同様にしてゲート電極６ａを形成し
た後、ゲート６ａをマスクとしてイオン注入を行う際
に、ソース電極８ａ側のみ斜めから高濃度イオンを注入
し、次に垂直方向から全面に高濃度イオンを注入するこ
とで、ソース電極８ａ側の高濃度ｎ層をゲート６ａ近傍
まで形成し、狭いノンドープ層領域３ａを形成する。

【００２１】なお、上記第２の実施例ではソース電極８
ａ側だけを斜め注入によりノンドープ層領域を狭くした
が、高い逆耐圧が要求されないデバイスでは、ドレイン
側も斜め注入してもかまわない。

【００２２】また、ゲート金属６となる高融点金属とし
てＷＳｉを用いて説明したが、他の高融点金属、または
ゲート抵抗を低減させるためＷＳｉ／Ａｕなどの２層構
造としてもよい。

【００２３】

【発明の効果】以上のように、この発明によれば、不純
物が注入された半導体層上にリセスを有するノンドープ
半導体層を形成し、前記リセス内にゲート電極を形成し
た後、該ゲート電極をマスクとして不純物注入を行な
い、ゲート電極側面にノンドープ半導体層を残して第２
の不純物注入半導体層を形成するようにしたので、ゲー
ト電極側面は誘電率の低いノンドープ半導体層と接し、
不純物が注入された半導体層と接していないため、逆耐
圧が劣化することがなく、またゲート・ソース間容量を
低減することができるという効果がある。

【００２４】また、斜めイオン注入によりノンドープ半
導体層の領域を小さくしたから、ゲート・ソース（また
はドレイン）間抵抗を低減させることができるという効
果がある。

【図面の簡単な説明】

【図１】この発明の一実施例による電界効果トランジス
タの構造を示す断面図。

【図２】この発明の一実施例による電界効果トランジス
タの製造工程を示す断面図。

【図３】この発明の他の実施例による電界効果トランジ
スタの構造を示す断面図。

【図４】従来の電界効果トランジスタの製造工程を示す
断面図。

【図５】従来の電界効果トランジスタの製造方法による
問題点を説明するための工程断面図。

【図６】従来の製造方法により製造された電界効果トラ
ンジスタの他の一例を示す断面図。

【図７】従来の製造方法により製造された電界効果トラ
ンジスタのさらなる他の一例を示す断面図。

【符号の説明】

１ ＧａＡｓ基板 ２ ｎ型ＧａＡｓ層 ３ ノンドープＧａＡｓ層 ４ 絶縁膜 ５ トレジスト ６ 高融点金属 ６ａ ゲート電極 ７ 高濃度ｎ層 ８ａ ソース電極 ８ｂ ドレイン電極 ３１ 残存したノンドープＧａＡｓ層

Claims (4)

【特許請求の範囲】
1. 【請求項１】 不純物が注入された半導体層上に、ショ
   ットキ接触するゲート電極と、オーム性接触するソース
   及びドレイン電極とを備えた電界効果トランジスタにお
   いて、 上記半導体層上に形成され、リセスを有する第２の不純
   物注入半導体層と、 該第２の不純物注入半導体層のリセス側壁に形成された
   ノンドープ半導体層と、 該ノンドープ半導体層に接するとともに、上記リセス底
   面の上記半導体層に接触するゲート電極とを備えたこと
   を特徴とする電界効果トランジスタ。
2. 【請求項２】 請求項１記載の電界効果トランジスタに
   おいて、 上記ゲート電極と接するノンドープ半導体層の、上記ソ
   ース電極側またはドレイン電極側の少なくとも一方は、
   他方の電極側に形成されたノンドープ半導体層よりも小
   さいことを特徴とする電界効果トランジスタ。
3. 【請求項３】 不純物が注入された半導体層上にリセス
   を設け、該リセス内にゲート電極を形成してなる電界効
   果トランジスタを製造する方法において、 不純物が注入された半導体層上にノンドープ半導体層を
   形成する工程と、 上記ノンドープ半導体層に所定の開口幅を有するリセス
   を形成する工程と、 金属層を全面に形成した後、上記所定の開口幅より大き
   い開口部を有するレジストを用い、上記金属層をパター
   ニングしてゲート電極を形成する工程と、 上記ゲート電極をマスクとして不純物を選択的に注入
   し、第２の不純物注入半導体層を形成する工程とを含む
   ことを特徴とする電界効果トランジスタの製造方法。
4. 【請求項４】 請求項３記載の電界効果トランジスタの
   製造方法において、 上記第２の不純物注入半導体層を形成する工程は、上記
   ゲート電極を中心とする角度にて、不純物を斜め方向に
   注入するものであることを特徴とする電界効果トランジ
   スタの製造方法。