JPH0555325A - モニタ・パツド・セル - Google Patents
モニタ・パツド・セルInfo
- Publication number
- JPH0555325A JPH0555325A JP3213406A JP21340691A JPH0555325A JP H0555325 A JPH0555325 A JP H0555325A JP 3213406 A JP3213406 A JP 3213406A JP 21340691 A JP21340691 A JP 21340691A JP H0555325 A JPH0555325 A JP H0555325A
- Authority
- JP
- Japan
- Prior art keywords
- monitor pad
- terminal
- switch means
- monitor
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 24
- 238000011156 evaluation Methods 0.000 abstract description 7
- 238000011161 development Methods 0.000 abstract description 6
- 238000012545 processing Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 13
- 239000000523 sample Substances 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】半導体集積回路装置をレ−ザ・ビ−ム等で加工
することなく、各ブロック単体での評価が行えるモニタ
・パッド・セルを提供することにより、半導体集積回路
装置の評価工数を大幅に削減し、開発期間を短縮すると
ともに開発費を削減する。 【構成】第１のモニタ・パッドと、第２のモニタ・パッ
ドと、第１の端子と第２の端子と制御信号入力端子を持
つスイッチ手段とを備え、前記スイッチ手段の第１の端
子は前記第１のモニタ・パッドに接続され、前記スイッ
チ手段の第２の端子は前記第２のモニタ・パッドに接続
されており、制御信号入力端子に入力される制御信号に
より前記スイッチ手段がオンまたはオフする。
することなく、各ブロック単体での評価が行えるモニタ
・パッド・セルを提供することにより、半導体集積回路
装置の評価工数を大幅に削減し、開発期間を短縮すると
ともに開発費を削減する。 【構成】第１のモニタ・パッドと、第２のモニタ・パッ
ドと、第１の端子と第２の端子と制御信号入力端子を持
つスイッチ手段とを備え、前記スイッチ手段の第１の端
子は前記第１のモニタ・パッドに接続され、前記スイッ
チ手段の第２の端子は前記第２のモニタ・パッドに接続
されており、制御信号入力端子に入力される制御信号に
より前記スイッチ手段がオンまたはオフする。
Description
【０００１】
【産業上の利用分野】本発明は半導体集積回路装置に係
わり、特に、セミ・カスタム方式の半導体集積回路装置
を構成するモニタ・パッド・セルに関するものである。
わり、特に、セミ・カスタム方式の半導体集積回路装置
を構成するモニタ・パッド・セルに関するものである。
【０００２】
【従来の技術】近年、半導体集積回路装置の高集積化が
進む中で、半導体集積回路装置の内部信号波形をモニタ
するために、従来より、セミ・カスタム方式のセル・ラ
イブラリの中に、内部信号波形モニタ用のモニタ・パッ
ド・セルを設け、モニタすべき信号線にこのモニタ・パ
ッド・セルを付加するという方法がとられていた。
進む中で、半導体集積回路装置の内部信号波形をモニタ
するために、従来より、セミ・カスタム方式のセル・ラ
イブラリの中に、内部信号波形モニタ用のモニタ・パッ
ド・セルを設け、モニタすべき信号線にこのモニタ・パ
ッド・セルを付加するという方法がとられていた。
【０００３】図２において、図２（ａ）は従来のモニタ
・パッド・セルの構成図、図２（ｂ）は従来のモニタ・
パッド・セルを含む半導体集積回路の構成図、図２
（ｃ）は従来のモニタ・パッド・セルを含む半導体集積
回路装置の構成図である。
・パッド・セルの構成図、図２（ｂ）は従来のモニタ・
パッド・セルを含む半導体集積回路の構成図、図２
（ｃ）は従来のモニタ・パッド・セルを含む半導体集積
回路装置の構成図である。
【０００４】図２（ａ）に示されるように、従来のモニ
タ・パッド・セル１９は、モニタ・パッド２０と、該モ
ニタ・パッド２０とモニタすべき信号線との接続手段で
ある引き込み線２１とから構成されている。
タ・パッド・セル１９は、モニタ・パッド２０と、該モ
ニタ・パッド２０とモニタすべき信号線との接続手段で
ある引き込み線２１とから構成されている。
【０００５】そこで、図２（ｂ）に示されるように、モ
ニタ・パッド・セル１９を、モニタすべき信号線、例え
ば、ブロック１符号１１とブロック２符号１２とを接続
する信号線３符号２２に付加することにより、図２
（ｃ）に示されるように配置配線される。
ニタ・パッド・セル１９を、モニタすべき信号線、例え
ば、ブロック１符号１１とブロック２符号１２とを接続
する信号線３符号２２に付加することにより、図２
（ｃ）に示されるように配置配線される。
【０００６】従って、モニタ・パッド２０に探針または
電子ビ−ムを当てることにより、内部信号波形をモニタ
することができる。
電子ビ−ムを当てることにより、内部信号波形をモニタ
することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、図２に
示されるような従来の構成では、半導体集積回路装置の
評価を行なう際、例えば、ブロック１符号１１の出力で
ある信号線３符号２２の内部信号波形をモニタすること
は、モニタ・パッド２０に探針または電子ビ−ムを当て
ることにより可能であるが、外部からモニタ・パッド２
０を通じ信号を入力してブロック２符号１２単体の評価
を行うには、レ−ザ・ビ−ム等による加工が必要であ
る。そのため、各ブロック独立にモニタ・パッドを通じ
信号を入出力して各ブロック単体での評価を行うことは
困難であり、大きな評価工数を必要としていた。
示されるような従来の構成では、半導体集積回路装置の
評価を行なう際、例えば、ブロック１符号１１の出力で
ある信号線３符号２２の内部信号波形をモニタすること
は、モニタ・パッド２０に探針または電子ビ−ムを当て
ることにより可能であるが、外部からモニタ・パッド２
０を通じ信号を入力してブロック２符号１２単体の評価
を行うには、レ−ザ・ビ−ム等による加工が必要であ
る。そのため、各ブロック独立にモニタ・パッドを通じ
信号を入出力して各ブロック単体での評価を行うことは
困難であり、大きな評価工数を必要としていた。
【０００８】そこで、本発明は、このような課題を解決
するもので、その目的とするところは、半導体集積回路
装置の評価工数を大幅に削減し、開発期間を短縮すると
ともに開発費を削減することにある。
するもので、その目的とするところは、半導体集積回路
装置の評価工数を大幅に削減し、開発期間を短縮すると
ともに開発費を削減することにある。
【０００９】
【課題を解決するための手段】本発明のモニタ・パッド
・セルは、第１のモニタ・パッドと、該第１のモニタ・
パッドと第１の信号線との接続手段と、第２のモニタ・
パッドと、該第２のモニタ・パッドと第２の信号線との
接続手段と、第１の端子と第２の端子と制御信号入力端
子とを備えるスイッチ手段と、該スイッチ手段の制御信
号入力端子と制御信号線との接続手段とから構成され、
前記スイッチ手段の第１の端子は前記第１のモニタ・パ
ッドに接続され、前記スイッチ手段の第２の端子は前記
第２のモニタ・パッドに接続されていることを特徴とす
る。
・セルは、第１のモニタ・パッドと、該第１のモニタ・
パッドと第１の信号線との接続手段と、第２のモニタ・
パッドと、該第２のモニタ・パッドと第２の信号線との
接続手段と、第１の端子と第２の端子と制御信号入力端
子とを備えるスイッチ手段と、該スイッチ手段の制御信
号入力端子と制御信号線との接続手段とから構成され、
前記スイッチ手段の第１の端子は前記第１のモニタ・パ
ッドに接続され、前記スイッチ手段の第２の端子は前記
第２のモニタ・パッドに接続されていることを特徴とす
る。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。
明する。
【００１１】図１において、図１（ａ）は本発明のモニ
タ・パッド・セルの構成図、図１（ｂ）は本発明のモニ
タ・パッド・セルを含む半導体集積回路の構成図、図１
（ｃ）は本発明のモニタ・パッド・セルを含む半導体集
積回路装置の構成図である。図１（ａ）に示されるよう
に、本発明のモニタ・パッド・セル１は、第１のモニタ
・パッド２と、該第１のモニタ・パッド２と第１の信号
線との接続手段である引き込み線１符号４と、第２のモ
ニタ・パッド３と、該第２のモニタ・パッド３と第２の
信号線との接続手段である引出し線５と、第１の端子７
と第２の端子８と制御信号入力端子９とを備えるスイッ
チ手段６と、該スイッチ手段６の制御信号入力端子９と
制御信号線との接続手段である引き込み線２符号１０と
から構成され、前記スイッチ手段６の第１の端子７は前
記第１のモニタ・パッド２に接続され、前記スイッチ手
段６の第２の端子８は前記第２のモニタ・パッド３に接
続されている。
タ・パッド・セルの構成図、図１（ｂ）は本発明のモニ
タ・パッド・セルを含む半導体集積回路の構成図、図１
（ｃ）は本発明のモニタ・パッド・セルを含む半導体集
積回路装置の構成図である。図１（ａ）に示されるよう
に、本発明のモニタ・パッド・セル１は、第１のモニタ
・パッド２と、該第１のモニタ・パッド２と第１の信号
線との接続手段である引き込み線１符号４と、第２のモ
ニタ・パッド３と、該第２のモニタ・パッド３と第２の
信号線との接続手段である引出し線５と、第１の端子７
と第２の端子８と制御信号入力端子９とを備えるスイッ
チ手段６と、該スイッチ手段６の制御信号入力端子９と
制御信号線との接続手段である引き込み線２符号１０と
から構成され、前記スイッチ手段６の第１の端子７は前
記第１のモニタ・パッド２に接続され、前記スイッチ手
段６の第２の端子８は前記第２のモニタ・パッド３に接
続されている。
【００１２】そこで、図１（ｂ）に示されるように、第
１の信号線であるブロック１符号１１の出力信号の信号
線１符号１３と、第２の信号線であるブロック２符号１
２の入力信号の信号線２符号１４との間に本発明のモニ
タ・パッド・セル１を挿入することにより、図１（ｃ）
に示されるように配置配線される。
１の信号線であるブロック１符号１１の出力信号の信号
線１符号１３と、第２の信号線であるブロック２符号１
２の入力信号の信号線２符号１４との間に本発明のモニ
タ・パッド・セル１を挿入することにより、図１（ｃ）
に示されるように配置配線される。
【００１３】従って、制御信号によりスイッチ手段６を
オンさせた場合、従来と同様、第１のモニタ・パッド２
または第２のモニタ・パッド３に探針または電子ビ−ム
を当てることで、内部信号波形をモニタすることができ
る。
オンさせた場合、従来と同様、第１のモニタ・パッド２
または第２のモニタ・パッド３に探針または電子ビ−ム
を当てることで、内部信号波形をモニタすることができ
る。
【００１４】また、制御信号によりスイッチ手段６をオ
フさせた場合、第１のモニタ・パッド２からブロック１
符号１１の出力信号を出力することができ、第２のモニ
タ・パッド３からブロック２符号１２への入力信号を入
力することができる。
フさせた場合、第１のモニタ・パッド２からブロック１
符号１１の出力信号を出力することができ、第２のモニ
タ・パッド３からブロック２符号１２への入力信号を入
力することができる。
【００１５】近年、半導体集積回路装置の高集積化が進
む中で過去に開発された半導体集積回路を一ブロックと
して利用する手法がよく用いられているが、そのブロッ
クの入出力信号線に本発明のモニタ・パッド・セル１を
付加し配置配線した半導体集積回路装置は、本発明のモ
ニタ・パッド・セル１の構成要素であるスイッチ手段６
をオン、オフさせることにより、レ−ザ・ビ−ム等で加
工することなくモニタ・パッドを通じ各ブロック独立に
信号を入出力することができるため、過去の設計・評価
資産を有効に活用することが可能となる。
む中で過去に開発された半導体集積回路を一ブロックと
して利用する手法がよく用いられているが、そのブロッ
クの入出力信号線に本発明のモニタ・パッド・セル１を
付加し配置配線した半導体集積回路装置は、本発明のモ
ニタ・パッド・セル１の構成要素であるスイッチ手段６
をオン、オフさせることにより、レ−ザ・ビ−ム等で加
工することなくモニタ・パッドを通じ各ブロック独立に
信号を入出力することができるため、過去の設計・評価
資産を有効に活用することが可能となる。
【００１６】
【発明の効果】以上説明したように、本発明によれば、
半導体集積回路装置の評価を行なう際、半導体集積回路
装置をレ−ザ・ビ−ム等で加工することなく、各ブロッ
ク独立にモニタ・パッドを通じ信号を入出力し、各ブロ
ック単体での評価を行うことができるため、半導体集積
回路装置の評価工数が大幅に削減し、開発期間を短縮す
るとともに開発費を削減することに大きな効果がある。
半導体集積回路装置の評価を行なう際、半導体集積回路
装置をレ−ザ・ビ−ム等で加工することなく、各ブロッ
ク独立にモニタ・パッドを通じ信号を入出力し、各ブロ
ック単体での評価を行うことができるため、半導体集積
回路装置の評価工数が大幅に削減し、開発期間を短縮す
るとともに開発費を削減することに大きな効果がある。
【図１】（ａ）は本発明のモニタ・パッド・セルの一実
施例の構成図 （ｂ）は本発明のモニタ・パッド・セルを含む半導体集
積回路の構成図 （ｃ）は本発明のモニタ・パッド・セルを含む半導体集
積回路装置の構成図
施例の構成図 （ｂ）は本発明のモニタ・パッド・セルを含む半導体集
積回路の構成図 （ｃ）は本発明のモニタ・パッド・セルを含む半導体集
積回路装置の構成図
【図２】（ａ）は従来のモニタ・パッド・セルの構成図 （ｂ）は従来のモニタ・パッド・セルを含む半導体集積
回路の構成図 （ｃ）は従来のモニタ・パッド・セルを含む半導体集積
回路装置の構成図
回路の構成図 （ｃ）は従来のモニタ・パッド・セルを含む半導体集積
回路装置の構成図
１ モニタ・パッド・セル ２ モニタ・パッド ３ モニタ・パッド ４ 引き込み線１ ５ 引出し線 ６ スイッチ手段 ７ 第１の端子 ８ 第２の端子 ９ 制御信号入力端子 １０ 引き込み線２ １１ ブロック１ １２ ブロック２ １３ 信号線１ １４ 信号線２ １５ 制御信号線 １６ 半導体集積回路装置 １７ セル領域 １８ 配線領域 １９ モニタ・パッド・セル ２０ モニタ・パッド ２１ 引き込み線 ２２ 信号線３
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/82 27/04 Ｔ 8427−4Ｍ Ｈ０３Ｋ 17/66 9184−5Ｊ
Claims (1)
- 【請求項１】 半導体集積回路装置において、第１のモ
ニタ・パッドと、該第１のモニタ・パッドと第１の信号
線との接続手段と、第２のモニタ・パッドと、該第２の
モニタ・パッドと第２の信号線との接続手段と、第１の
端子と第２の端子と制御信号入力端子とを備えるスイッ
チ手段と、該スイッチ手段の制御信号入力端子と制御信
号線との接続手段とから構成され、前記スイッチ手段の
第１の端子は前記第１のモニタ・パッドに接続され、前
記スイッチ手段の第２の端子は前記第２のモニタ・パッ
ドに接続されていることを特徴とするモニタ・パッド・
セル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213406A JPH0555325A (ja) | 1991-08-26 | 1991-08-26 | モニタ・パツド・セル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3213406A JPH0555325A (ja) | 1991-08-26 | 1991-08-26 | モニタ・パツド・セル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555325A true JPH0555325A (ja) | 1993-03-05 |
Family
ID=16638700
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3213406A Pending JPH0555325A (ja) | 1991-08-26 | 1991-08-26 | モニタ・パツド・セル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555325A (ja) |
-
1991
- 1991-08-26 JP JP3213406A patent/JPH0555325A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR900006484B1 (ko) | Ic평가회로 소자와 평가회로 소자 검사수단을 갖는 반도체 집적회로 | |
| JP2827229B2 (ja) | 半導体集積回路 | |
| JPH0555325A (ja) | モニタ・パツド・セル | |
| US5396500A (en) | Semiconductor integrated circuit device with fault detecting function | |
| JP2002005999A (ja) | 半導体試験装置 | |
| JP3782211B2 (ja) | 電子回路装置 | |
| JP2002277517A (ja) | 電源ノイズ耐性評価方法およびそれに用いるプローブ並びに半導体素子 | |
| JP3025551B2 (ja) | 直流特性試験回路 | |
| JPH04196452A (ja) | モニタ・パッド・セル | |
| KR19980076902A (ko) | 메모리칩 검사장치 | |
| JPS60158294U (ja) | ガス漏れ検知システムの中継器 | |
| JPH06152412A (ja) | 半導体集積回路装置 | |
| JP2919312B2 (ja) | 半導体装置の検査方法 | |
| JPH05121501A (ja) | 半導体集積回路 | |
| JPH0317576A (ja) | 半導体装置 | |
| JPH02290573A (ja) | 半導体集積回路 | |
| JPH0410040A (ja) | メモリモジュール | |
| JPH01180471A (ja) | 集積回路試験装置 | |
| JPS6329273A (ja) | バ−ンイン基板 | |
| KR19980053660A (ko) | 반도체 소자의 테스트 장치 | |
| JPS6154713A (ja) | ゲ−トアレイ装置 | |
| JPH06244343A (ja) | 半導体チップ実装装置 | |
| JPH09304485A (ja) | ブリッジ検出方法及びブリッジ検出回路 | |
| JPH0534416A (ja) | 半導体論理集積回路 | |
| JPS6136947A (ja) | 半導体装置 |