JPH0555562U - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPH0555562U
JPH0555562U JP106402U JP10640291U JPH0555562U JP H0555562 U JPH0555562 U JP H0555562U JP 106402 U JP106402 U JP 106402U JP 10640291 U JP10640291 U JP 10640291U JP H0555562 U JPH0555562 U JP H0555562U
Authority
JP
Japan
Prior art keywords
semiconductor chip
integrated circuit
semiconductor integrated
insulating substrate
bonding pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP106402U
Other languages
English (en)
Inventor
秋範 佃
尚士 西村
康 川上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP106402U priority Critical patent/JPH0555562U/ja
Publication of JPH0555562U publication Critical patent/JPH0555562U/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07554—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/547—Dispositions of multiple bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 半導体チップ内のすべての位置にあるパッド
から半導体集積回路用容器の信号伝送用配線までのワイ
ヤを短く一定に接続可能にする。 【構成】 半導体集積回路装置において、表面の所望の
位置にボンディングパッド２２が形成される半導体チッ
プ２１と、ボンディングパッド２２の位置に穴３１が形
成され、該穴の近傍まで信号伝送用配線３２が配線され
るとともに、裏面にメタルが設けられる絶縁基板３０と
を設け、半導体チップ２１の表面に絶縁基板３０を接着
剤２３を前記メタルを介して固着し、絶縁基板３０上の
信号伝送用配線と半導体チップ２１のボンディングパッ
ド２２とをワイヤボンディング法にて接続する。

Description

【考案の詳細な説明】
【０００１】
【産業上の利用分野】
本考案は、半導体集積回路装置に関するものである。
【０００２】
【従来の技術】
従来、このような分野の技術としては、例えば特開平３−１６２５０号を挙げ ることができる。 すなわち、半導体集積回路装置において、半導体チップと外周回路基板間の信 号の入出力は、通常、半導体集積回路用容器を通して行なわれる。半導体チップ と半導体集積回路用容器内の信号伝送用配線との接続は、電極構造が簡単で接続 に自由度があるワイヤボンディング法が主流を占めている。
【０００３】 図５は従来の半導体集積回路用容器の一構成例を示す図であり、図５（ａ）は 上面図、図５（ｂ）は断面図である。 この図に示すように、第１層目のリードフレーム１と第２層目のリードフレー ム２を有する二段式のリードフレーム構造になっており、インナーリード側の面 積を小さくして、半導体集積回路用容器の小型化を図るものであった。
【０００４】 なお、図１において、３は半導体チップ、４は半導体チップ３のパッド電極、 ５はボンディングワイヤである。
【０００５】
【考案が解決しようとする課題】
しかしながら、上記構成の容器では、搭載する半導体チップのボンディングパ ッドを半導体チップの周辺に設ける必要があり、半導体技術の進展に伴う回路パ ターンの高密度化や大容量化によるパッド数の増大に伴い、図６に示すように、 アクティブエリア６よりボンディングパッド４を有するボンディングパッドエリ ア７が増大し、半導体チップの縮小化ができないという問題点があった。
【０００６】 また、図７に示すように、アクティブエリア１６とボンディングエリアを最適 化した半導体チップに対してのワイヤボンディングでは、一部ワイヤの長い箇所 があり、信頼性に問題がある。なお、図７において、１１は第１層目のリードフ レーム、１２は第２層目のリードフレーム、１３は半導体チップ、１４は半導体 チップのパッド電極、１５はボンディングワイヤである。
【０００７】 本考案は、従来の半導体集積回路用容器で、搭載に不向きな半導体チップの中 央部にパッドがある半導体チップや、一部に集中してパッドがある半導体チップ の搭載を可能にし、半導体チップ内のすべての位置にあるパッドから、半導体集 積回路用容器の信号伝送用配線までのワイヤを短く一定に接続し、信頼性に優れ た半導体集積回路装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
本考案は、上記目的を達成するために、半導体集積回路装置において、表面の 所望の位置にボンディングパッドが形成される半導体チップと、前記ボンディン グパッドの位置に穴が形成され、該穴の近傍まで信号伝送用配線が配線されると ともに、裏面にメタルが設けられる絶縁基板とを設け、前記半導体チップの表面 に該絶縁基板を接着剤を前記メタルを介して固着し、前記絶縁基板上の信号伝送 用配線と前記半導体チップのボンディングパッドとをワイヤボンディング法にて 接続するようにしたものである。
【０００９】
【作用】
本考案によれば、上記したように、半導体チップのボンディングパッドと同じ 位置に、穴を開けた絶縁基板を配置し、その絶縁基板の穴の近傍にまで信号伝送 用配線を設け、メタルを設けた絶縁基板の裏面に半導体チップ表面側を接着剤で 固定する。
【００１０】 したがって、搭載する半導体チップのボンディングパッドの位置を自由に設計 するでき、半導体チップのアクティブエリアとボンディングパッドエリアの最適 化が可能であり、半導体チップの低コスト化を図ることができる。 また、半導体チップの通電動作によって発熱する半導体チップ表面を絶縁基板 に接続することから、従来の半導体チップ裏面接続に比べて、熱伝導が良く、冷 却効果を高めることができる。
【００１１】
【実施例】
以下、本考案の実施例を図面を参照しながら詳細に説明する。 図１は本考案の実施例を示す半導体集積回路装置の部分平面図、図２は図１の Ａ−Ａ線断面図である。 これらの図に示すように、半導体チップ２１の表面側と絶縁基板３０の裏面の 熱伝導を良好にするメタル３４が接着剤２３で接続され、絶縁基板３０の半導体 チップ２１のボンディングパッド２２が位置する箇所に形成される穴３１を通し て絶縁基板３０の表面の信号伝送用配線３２と半導体チップ２１のボンディング パッド２２をボンディングワイヤ３３で接続する。
【００１２】 この図から理解されるように、絶縁基板３０の穴３１を半導体チップ２１のボ ンディングパッド２２の位置に合わせて配置し、信号伝送用配線３２を半導体チ ップ２１のボンディングパッド２２の位置に合わせるように、前記穴３１の縁ま で延ばすことにより、半導体チップ２１内のあらゆる位置のボンディングパッド ２２と信号伝送用配線３２を短いボンディングワイヤ３３にて接続が可能である 。
【００１３】 上記のように、半導体チップ２１の表面側と絶縁基板３０の裏面の熱伝導を良 好にするメタル３４が接着剤２３で接続されるようにしているので、半導体チッ プ２１から発生する熱を有効に放熱することができる。 図３は本考案の半導体装置の封止状態を示す断面図である。 この図に示すように、上述のようにして得られた半導体集積回路装置をケース ４０で覆い、接着剤４１で絶縁基板３０に接着し封止する。
【００１４】 図４は本考案の他の半導体集積回路装置の封止状態を示す断面図である。 この図に示すように、上述のようにして得られた半導体集積回路装置を封止樹 脂５０でモールド封止する。 また、本考案は上記実施例に限定されるものではなく、本考案の趣旨に基づき 種々の変形が可能であり、それらを本考案の範囲から排除するものではない。
【００１５】
【考案の効果】
以上、詳細に説明したように、本考案によれば、半導体チップのボンディング パッドと同じ位置に、穴を開けた絶縁基板を配置し、その絶縁基板の穴の近傍に まで信号伝送用配線を設け、メタルを設けた絶縁基板の裏面に半導体チップ表面 側を接着剤で固定する構造としたので、搭載する半導体チップのボンディングパ ッドの位置を自由に設計することができ、半導体チップのアクティブエリアとボ ンディングパッドエリアの最適化が可能であり、半導体チップの低コスト化を図 ることができる。
【００１６】 また、半導体チップの通電動作によって発熱する半導体チップ表面を絶縁基板 に接続することから、従来の半導体チップ裏面接続に比べて、熱伝導が良く、冷 却効果を高めることができる。
【図面の簡単な説明】
【図１】本考案の実施例を示す半導体集積回路装置の部
分平面図である。
【図２】図２は図１のＡ−Ａ線断面図である。
【図３】本考案の半導体集積回路装置の封止状態を示す
断面図である。
【図４】本考案の他の半導体集積回路装置の封止状態を
示す断面図である。
【図５】従来の半導体集積回路用容器の一構成例を示す
図である。
【図６】従来の搭載半導体チップのボンディングパッド
とアクティブエリアの関係を示す図である。
【図７】従来のアクティブエリアとボンディングエリア
を最適化した半導体チップに対してのワイヤボンディン
グ状態を示す部分平面図である。
【符号の説明】
２１ 半導体チップ ２２ ボンディングパッド ２３ 接着剤 ３０ 絶縁基板 ３１ 穴 ３２ 信号伝送用配線 ３３ ボンディングワイヤ ３４ メタル ４０ ケース ４１ 接着剤 ５０ 封止樹脂

Claims (3)

    【実用新案登録請求の範囲】
  1. 【請求項１】（ａ）表面の所望の位置にボンディングパ
    ッドが形成される半導体チップと、 （ｂ）前記ボンディングパッドの位置に穴が形成され、
    該穴の近傍まで信号伝送用配線が配線されるとともに、
    裏面にメタルが設けられる絶縁基板とを設け、 （ｃ）前記半導体チップの表面に該絶縁基板を接着剤を
    前記メタルを介して固着し、前記絶縁基板上の信号伝送
    用配線と前記半導体チップのボンディングパッドとをワ
    イヤボンディング法にて接続することを特徴とする半導
    体集積回路装置。
  2. 【請求項２】 前記信号伝送用配線が多層基板で構成さ
    れる請求項１記載の半導体集積回路装置。
  3. 【請求項３】 前記信号伝送用配線がマイクロストリッ
    プラインで構成される請求項１記載の半導体集積回路装
    置。
JP106402U 1991-12-24 1991-12-24 半導体集積回路装置 Withdrawn JPH0555562U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP106402U JPH0555562U (ja) 1991-12-24 1991-12-24 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP106402U JPH0555562U (ja) 1991-12-24 1991-12-24 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPH0555562U true JPH0555562U (ja) 1993-07-23

Family

ID=14432697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP106402U Withdrawn JPH0555562U (ja) 1991-12-24 1991-12-24 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPH0555562U (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088385A (ja) * 1994-06-23 1996-01-12 Nec Kyushu Ltd 樹脂封止型半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH088385A (ja) * 1994-06-23 1996-01-12 Nec Kyushu Ltd 樹脂封止型半導体装置

Similar Documents

Publication Publication Date Title
JP4037589B2 (ja) 樹脂封止形電力用半導体装置
JP2546195B2 (ja) 樹脂封止型半導体装置
JPS62104056A (ja) 半導体部品の実装構造
JPH05275580A (ja) 半導体装置
JPH0555562U (ja) 半導体集積回路装置
JP3183064B2 (ja) 半導体装置
JP3942495B2 (ja) 半導体装置
JP2798630B2 (ja) 樹脂封止型半導体装置
JP3048707B2 (ja) 混成集積回路
JPH0364934A (ja) 樹脂封止型半導体装置
JP3064674B2 (ja) 半導体装置
JPS6141246Y2 (ja)
JP2968704B2 (ja) 半導体装置
KR0167281B1 (ko) 비엘피 패키지
JPH0648873Y2 (ja) マルチチップ実装構造
JP2880817B2 (ja) 半導体集積回路装置
JPH07221211A (ja) 半導体装置
JPH05144866A (ja) 半導体チツプの実装構造
JP3194300B2 (ja) 半導体装置
JPH0467658A (ja) 半導体装置
JPH06236944A (ja) 半導体実装における放熱装置
JPH03236245A (ja) 半導体装置
JPH09162216A (ja) 半導体装置
JPH07130903A (ja) Ｉｃパッケージ
JPH065641A (ja) チップキャリア型半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 19960404