JPH0555572U - シールド用接点 - Google Patents

シールド用接点

Info

Publication number
JPH0555572U
JPH0555572U JP10610591U JP10610591U JPH0555572U JP H0555572 U JPH0555572 U JP H0555572U JP 10610591 U JP10610591 U JP 10610591U JP 10610591 U JP10610591 U JP 10610591U JP H0555572 U JPH0555572 U JP H0555572U
Authority
JP
Japan
Prior art keywords
circuit board
printed circuit
shield
shield contact
ground pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10610591U
Other languages
English (en)
Inventor
康則 米澤
峰雄 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP10610591U priority Critical patent/JPH0555572U/ja
Publication of JPH0555572U publication Critical patent/JPH0555572U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

(57)【要約】 【目的】 半田の盛り上がりの少ないシールド用接点を
形成する。 【構成】 電子回路部品がマウントされたプリント基板
1とシールド効果を有する導電性板とを接続してアース
するためにプリント基板1に設けられるシールド用接点
5である。そしてこのプリント基板1の回路グランドパ
ターン部10の表面を分割して半田コーティングを施し
てシールド用接点5を形成する。

Description

【考案の詳細な説明】
【0001】
【産業上の利用分野】
本考案は、電子回路組み立て品を導電性板でシールドするとき、プリント基板 に設けるシールド用接点に関するものである。
【0002】
【従来の技術】
従来、電子回路部品がマウントされたプリント基板1をハウジング2内に収納 して取り付けるとき図3のように行われていた。ハウジング2内にプリント基板 1を内装してハウジング2のボス3に載せると共にプリント基板の4隅の取り付 け穴7とボス3とを対応させ、プリント基板1の上に導電性板4を載せ、導電性 板4の外面の凹部6からプリント基板1の取り付け穴7を介してボス3に取り付 けねじ8を螺入している。またプリント基板1の適宜の(全部でもよい)取り付 け穴7の周囲には回路グランドパターン部を設けてこの回路グランドパターン部 にシールド用接点5を設けてあり、このシールド用接点5を導電性板4に接触さ せてある。上記ハウジング2は例えばプラスチックにて形成されている。また導 電性板4は単に蓋の役目を果たすだけでなく、回路グランドパターンとシールド 用接点5を介してシールド効果を得るものである。またプリント基板1のシール ド用接点5は次のように形成されている。矩形状のプリント基板1の4隅には取 り付けねじ8を挿通するための取り付け穴7を設けてあるが、プリント基板1の 回路パターン9の一部が適宜(全部でもよい)の取り付け穴7の周縁に延出され て取り付け穴7の周縁に円環状の回路グランドパターン部を設けてある。そして この回路グランドパターン部に半田13がコーティングされて図4に示すような シールド用接点5が形成されている。
【0003】
【考案が解決しようとする課題】
ところが、円環状の回路グランドパターン部の表面に半田13をベタ塗りでコ ーティング処理した場合、半田13が表面張力で図3、図4に示すように盛り上 がり、取り付けねじ8でプリント基板1や導電性板4を取り付けたときシールド 接点5がある取り付け穴7の部分とシールド接点5がない取り付け穴7の部分で 段違いができて導電性板4の片一方に浮きが発生して導電性板4の安定した取り 付けやシールド用接点5との確実な接触が得られないという問題がある。また矩 形状のプリント基板1の4隅全てにシールド用接点5を設けることも考えられる が、4カ所のシールド用接点5の半田盛り上がり度を管理して均一な取り付けね じ8による締め付け力を維持するのが不可能である。こういった場合、導電性板 4の浮き上がり以外にシールド効果の劣化等の問題がある。
【0004】 本考案は上記問題点に鑑みてなされたものであって、本考案の目的とするとこ ろはプリント基板のシールド用接点の盛り上がりを少なくし、導電性板とプリン ト基板との距離を均一にし、安定した締め付け構造と確実なシールド効果を得る ことができるシールド用接点を提供するにある。
【0005】
【課題を解決するための手段】
上記目的を達成するため、本考案シールド用接点5は、電子回路部品がマウン トされたプリント基板1とシールド効果を有する導電性板4とを接続してアース するためにプリント基板1に設けられるシールド用接点であって、プリント基板 1の回路グランドパターン部10の表面を分割して半田コーティングを施したこ とを特徴とする。
【0006】 また回路グランドパターン部10の表面をメッシュ状に分割したことを特徴と することも好ましい。
【0007】
【作用】
上記構成によれば、回路グランドパターン部10に複数個に分割されて半田が コーティングされ、半田の盛り上がりの少ないシールド接点5が得られる。
【0008】
【実施例】
プリント基板1や導電性板4をハウジング2に取り付ける構造は従来例と同じ であるのでシールド用接点5の構造のみについて説明する。 図1(a)に示すようにプリント基板1の4隅には取り付け穴7が穿孔されて おり、取り付け穴7の周囲には円環状の回路グランドパターン部10(例えば直 径8mm)が設けられており、この回路グランドパターン部10とプリント基板 1の回路パターン9がつながっている。この回路グランドパターン部10に図1 (b)に示すように回路グランドパターン部10を3分割するようにマスキング する。図1(b)で符号12で示す部分は非マスキング部であって、これ以外の マスキング部11はグリーンレジストで半田付けができないようにコーティング する。この状態で3分割された非マスキング部12で露出する回路グランドパタ ーン部10の銅箔に半田13をコーティングしてシールド用接点5を形成する。 このようにして形成されたシールド用接点5は回路グランドパターン部10を複 数に分割して半田13がコーティングされたことによりコーティングされる部分 のます目の面積が小さくなった分の表面張力に応じただけしか半田13が盛られ なく、シールド用接点5の高さが低くなり、導電性板4を取り付けねじ8で取り 付けるとき安定した締め付けによる取り付けができる。またシールド用接点5の 半田13盛り部分が複数になり、従来の1点盛りよりも接点として見た場合、複 数個になり、特にシールド効果を確実に得る必要がある場合有利である。
【0009】 図2は他の実施例を示す。本実施例の場合、上記の分割からさらに進めてメッ シュ構造にしてさらに多数に分割し、各分割部に半田13をコーティングしたも のである。この場合、半田13の盛り上がりをさらに少なくできてシールド用接 点5の高さを低くできると共に多数接点の構造となってシールド効果をさらに確 実に得ることができる。
【0010】
【考案の効果】
本考案は上述のようにプリント基板の回路グランドパターン部の表面を分割し て半田コーティングを施してシールド用接点を形成したので、半田の盛り上がり を少なくでき、導電性板とプリント基板との間の距離を均一に保ち、導電性板の 締め付けを安定にできると共に均一な圧力が接点に加わるため確実なシールド効 果を得ることができるものであり、また複数に分割したことにより多数接点の構 造となって確実に接触して確実なシールド効果を得ることができるものである。
【図面の簡単な説明】
【図1】本考案の一実施例を示し、(a)は回路グラン
ドパターン部の平面図、(b)はマスキングした状態の
平面図、(c)はシールド用接点を形成した状態の平面
図である。
【図2】同上の他の実施例のシールド用接点の平面図で
ある。
【図3】プリント基板や導電性板のハウジングへの取り
付け状態の断面図である。
【図4】従来例のシールド用接点の平面図である。
【符号の説明】
1 プリント基板 2 導電性板 5 シールド用接点 10 回路グランドパターン部

Claims (2)

    【実用新案登録請求の範囲】
  1. 【請求項1】 電子回路部品がマウントされたプリント
    基板とシールド効果を有する導電性板とを接続してアー
    スするためにプリント基板に設けられるシールド用接点
    であって、プリント基板の回路グランドパターン部の表
    面を分割して半田コーティングを施したことを特徴とす
    るシールド用接点。
  2. 【請求項2】 回路グランドパターン部の表面をメッシ
    ュ状に分割したことを特徴とする請求項1記載のシール
    ド用接点。
JP10610591U 1991-12-24 1991-12-24 シールド用接点 Pending JPH0555572U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10610591U JPH0555572U (ja) 1991-12-24 1991-12-24 シールド用接点

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10610591U JPH0555572U (ja) 1991-12-24 1991-12-24 シールド用接点

Publications (1)

Publication Number Publication Date
JPH0555572U true JPH0555572U (ja) 1993-07-23

Family

ID=14425220

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10610591U Pending JPH0555572U (ja) 1991-12-24 1991-12-24 シールド用接点

Country Status (1)

Country Link
JP (1) JPH0555572U (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766246A (en) * 1980-10-09 1982-04-22 Toto Ltd Flush value
JPH0210791A (ja) * 1988-06-29 1990-01-16 Fanuc Ltd プリント板
JPH03159291A (ja) * 1989-11-17 1991-07-09 Toshiba Corp プリント配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5766246A (en) * 1980-10-09 1982-04-22 Toto Ltd Flush value
JPH0210791A (ja) * 1988-06-29 1990-01-16 Fanuc Ltd プリント板
JPH03159291A (ja) * 1989-11-17 1991-07-09 Toshiba Corp プリント配線基板

Similar Documents

Publication Publication Date Title
US5414223A (en) Solder pad for printed circuit boards
US4370700A (en) RF Package including RF shielding for a multiple PC board
US5557063A (en) Electronic component enclosure for RF shielding
JPH08222877A (ja) シールドカバー取付構造
US4760357A (en) Noise filter with inlet socket
JP4113969B2 (ja) プリント配線板
JPH0555572U (ja) シールド用接点
CN113543617B (zh) 电磁兼容性屏蔽装置及电子设备
JPH0726874Y2 (ja) チューナ用回路基板装置
JP3064287B2 (ja) シールド板とプリント基板との固定構造
JPH0567894A (ja) プリント基板
JPS63300599A (ja) 通信機器の電磁シ−ルド構造
EP0674476A2 (en) Shielding device
JP4031549B2 (ja) 端子のシールド構造
JPH03195094A (ja) 回路装置のシールド構造
JPS6134721Y2 (ja)
JPH025588Y2 (ja)
JP3416207B2 (ja) フレキシブルプリント基板
JPH08288687A (ja) プリント基板のシールド構造
JPH0638478Y2 (ja) ハイブリッドic装置
JPH11204897A (ja) 印刷回路基板
JPH0528791Y2 (ja)
JPH0521473U (ja) 部品実装用プリント基板
JPH0654838B2 (ja) プリント基板のシ−ルド方法
JPH08330030A (ja) コネクタ

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970520