JPH0555892A - 出力回路 - Google Patents
出力回路Info
- Publication number
- JPH0555892A JPH0555892A JP3212088A JP21208891A JPH0555892A JP H0555892 A JPH0555892 A JP H0555892A JP 3212088 A JP3212088 A JP 3212088A JP 21208891 A JP21208891 A JP 21208891A JP H0555892 A JPH0555892 A JP H0555892A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- supply potential
- channel type
- potential
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 14
- 239000004065 semiconductor Substances 0.000 abstract description 10
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】半導体装置内で生成されたデータ及び信号を半
導体装置外へ駆動する出力回路で、高電源電位側での出
力回路の低ノイズ化を計かり、出力回路を含む半導体集
積回路（メモリ、プロセッサなど）の高電源電位側での
安定な動作が可能とする。 【構成】電源電圧検出回路と前記電源電圧検出回路から
の信号を受け駆動能力が変わる可変駆動回路からなる。
導体装置外へ駆動する出力回路で、高電源電位側での出
力回路の低ノイズ化を計かり、出力回路を含む半導体集
積回路（メモリ、プロセッサなど）の高電源電位側での
安定な動作が可能とする。 【構成】電源電圧検出回路と前記電源電圧検出回路から
の信号を受け駆動能力が変わる可変駆動回路からなる。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置内で生成され
たデータ及び信号を半導体装置外へ駆動する出力回路に
関する。
たデータ及び信号を半導体装置外へ駆動する出力回路に
関する。
【０００２】
【従来の技術】図２に従来の出力回路を示す。図２にお
いて１は電源電位、２は接地電位、３は出力パッド、
４、６、８はＰチャンネル型トランジスタ、５、７、９
はＮチャンネル型トランジスタ、１０はＮＯＲゲート、
１１はＮＡＮＤゲート、１２はインバータ、１３はデー
タ及び信号を受ける端子、１４は制御信号を受ける端子
でそれぞれである。
いて１は電源電位、２は接地電位、３は出力パッド、
４、６、８はＰチャンネル型トランジスタ、５、７、９
はＮチャンネル型トランジスタ、１０はＮＯＲゲート、
１１はＮＡＮＤゲート、１２はインバータ、１３はデー
タ及び信号を受ける端子、１４は制御信号を受ける端子
でそれぞれである。
【０００３】ＮＡＮＤゲート１１、ＮＯＲゲート１０及
びインバータ１２からなる回路は出力回路の制御部に当
たり端子１４に有効な制御信号が入ると端子１３のデー
タ及び信号が出力パッド３からこの出力回路を持つ半導
体装置外へ出力されるが、端子１４が非有効の制御信号
時は出力されない。
びインバータ１２からなる回路は出力回路の制御部に当
たり端子１４に有効な制御信号が入ると端子１３のデー
タ及び信号が出力パッド３からこの出力回路を持つ半導
体装置外へ出力されるが、端子１４が非有効の制御信号
時は出力されない。
【０００４】Ｐチャンネル型トランジスタ４とＮチャン
ネル型トランジスタ５から成る回路は出力パッド３を介
して半導体装置外へデータ及び信号を出力するときの実
際的な駆動部に当たる。
ネル型トランジスタ５から成る回路は出力パッド３を介
して半導体装置外へデータ及び信号を出力するときの実
際的な駆動部に当たる。
【０００５】Ｐチャンネル型トランジスタ６とＮチャン
ネルトランジスタ型トランジスタからなるインバータと
Ｐチャンネル型トランジスタ８とＮチャンネルトランジ
スタ型トランジスタからなるインバータは前記駆動部の
前駆動部である。
ネルトランジスタ型トランジスタからなるインバータと
Ｐチャンネル型トランジスタ８とＮチャンネルトランジ
スタ型トランジスタからなるインバータは前記駆動部の
前駆動部である。
【０００６】
【発明が解決しようとする課題】出力パッド３には１０
０ｐＦの大容量が寄生する。一般的にはこれを短時間に
充放電させるため大電流が流れる。電源電位線や設置電
位線に寄生するインピーダンスによって電位降下が生じ
同一半導体装置内におかれている他の回路の誤動作を招
く。特に電源電位１が高いほどこの影響がでる。
０ｐＦの大容量が寄生する。一般的にはこれを短時間に
充放電させるため大電流が流れる。電源電位線や設置電
位線に寄生するインピーダンスによって電位降下が生じ
同一半導体装置内におかれている他の回路の誤動作を招
く。特に電源電位１が高いほどこの影響がでる。
【０００７】駆動部を構成するＰチャンネル型トランジ
スタ４及びＮチャンネル型トランジスタ５による出力パ
ッド３の充放電時４、５の各トランジスタはほとんどの
時間飽和領域におかれることから充放電電流Ｉは以下の
式に表される。
スタ４及びＮチャンネル型トランジスタ５による出力パ
ッド３の充放電時４、５の各トランジスタはほとんどの
時間飽和領域におかれることから充放電電流Ｉは以下の
式に表される。
【０００８】Ｉ＝β／２（ＶGS−Ｖth）2 ここでβは４、５各トランジスタの利得係数。
【０００９】ＶGSは４、５各トランジスタのゲートソー
ス間電位差 Ｖthは４、５各トランジスタのしきい値電圧である。
ス間電位差 Ｖthは４、５各トランジスタのしきい値電圧である。
【００１０】通常半導体装置の多くは電源電位５Ｖで使
用される。しかし実質的には電源電位７Ｖまでマージン
を考え動作が求められる。電源電位５Ｖと７Ｖ時の充電
電流比をしきい値電圧Ｖthとして０．７Ｖを仮定し前式
を使って求める。約２．１倍電源電位７Ｖの方が電流大
となる。
用される。しかし実質的には電源電位７Ｖまでマージン
を考え動作が求められる。電源電位５Ｖと７Ｖ時の充電
電流比をしきい値電圧Ｖthとして０．７Ｖを仮定し前式
を使って求める。約２．１倍電源電位７Ｖの方が電流大
となる。
【００１１】本発明の目的は高電源電位側での充放電電
流を改善し高電源電位側での動作の安定化をはかること
にある。
流を改善し高電源電位側での動作の安定化をはかること
にある。
【００１２】
【課題を解決するための手段】本発明の出力回路は電源
電圧検出回路と前記電源電圧検出回路からの信号を受け
駆動能力が変わる可変駆動回路を備えて成ることを特徴
とする。
電圧検出回路と前記電源電圧検出回路からの信号を受け
駆動能力が変わる可変駆動回路を備えて成ることを特徴
とする。
【００１３】
【作用】ある所定の電源電位に至ると電源電圧検出回路
がこれを検出し駆動部前段の前駆動部に信号を送る。前
駆動部はこの信号によって駆動部を構成するトランジス
タのゲート・ソース間電位を減少させる。駆動部構成ト
ランジスタはゲート・ソース間電位が減少したことによ
って電流能力が抑えられ出力パッドに寄生する容量の充
放電電流も抑えられることとなる。
がこれを検出し駆動部前段の前駆動部に信号を送る。前
駆動部はこの信号によって駆動部を構成するトランジス
タのゲート・ソース間電位を減少させる。駆動部構成ト
ランジスタはゲート・ソース間電位が減少したことによ
って電流能力が抑えられ出力パッドに寄生する容量の充
放電電流も抑えられることとなる。
【００１４】
【実施例】本発明の実施例を図１に示す。図１において
図２と同番号の物は図２中のそれと同意である。図１に
おいて２１、２３、２６及び３０はＰチャンネル型トラ
ンジスタ、２２、２４、２７、２８、２９及び３１はＮ
チャンネル型トランジスタ、３２、３３及び３４はイン
バータである。
図２と同番号の物は図２中のそれと同意である。図１に
おいて２１、２３、２６及び３０はＰチャンネル型トラ
ンジスタ、２２、２４、２７、２８、２９及び３１はＮ
チャンネル型トランジスタ、３２、３３及び３４はイン
バータである。
【００１５】Ｐチャンネル型トランジスタ２６、３０、
Ｎチャンネル型トランジスタ２７、２８、２９及び３
１、インバータ３２、３３及び３４から電源電位検出回
路が構成される。Ｐチャンネル型トランジスタ２６とＮ
チャンネル型トランジスタ２７、２８及び２９から成る
回路は構成各トランジスタのゲートとドレインが接続さ
れているため各トランジスタのしきい値電圧の和を電源
電位１が越えないと回路に流れない。電流が流れるとＰ
チャンネル型トランジスタ３０が能力を持つためインバ
ータ３２の入力電位は上がりインバータ３３からは電源
電位がインバータ３４からは接地電位が出力されること
になる。電流が流れていないと逆電位の状態である。前
記のしきい値電圧和がある検出しようとする電源電位に
対応していることはいうまでもない、Ｎチャンネル型ト
ランジスタの直列段数を変えることによって検出電源電
位はいかようにもなる。
Ｎチャンネル型トランジスタ２７、２８、２９及び３
１、インバータ３２、３３及び３４から電源電位検出回
路が構成される。Ｐチャンネル型トランジスタ２６とＮ
チャンネル型トランジスタ２７、２８及び２９から成る
回路は構成各トランジスタのゲートとドレインが接続さ
れているため各トランジスタのしきい値電圧の和を電源
電位１が越えないと回路に流れない。電流が流れるとＰ
チャンネル型トランジスタ３０が能力を持つためインバ
ータ３２の入力電位は上がりインバータ３３からは電源
電位がインバータ３４からは接地電位が出力されること
になる。電流が流れていないと逆電位の状態である。前
記のしきい値電圧和がある検出しようとする電源電位に
対応していることはいうまでもない、Ｎチャンネル型ト
ランジスタの直列段数を変えることによって検出電源電
位はいかようにもなる。
【００１６】従来発明と本発明の違いは前記電源電圧検
出回路以外に前駆動部である。従来のＮチャンネル型ト
ランジスタ７のソースとＰチャンネル型トランジスタ８
のソースを直接電源電位１または接地電位２に接続せず
Ｐチャンネル型トランジスタとＮチャンネル型トランジ
スタの並列回路を介して電源電位１または接地電位２に
接続するのが本発明である。
出回路以外に前駆動部である。従来のＮチャンネル型ト
ランジスタ７のソースとＰチャンネル型トランジスタ８
のソースを直接電源電位１または接地電位２に接続せず
Ｐチャンネル型トランジスタとＮチャンネル型トランジ
スタの並列回路を介して電源電位１または接地電位２に
接続するのが本発明である。
【００１７】図１において前記並列回路はＰチャンネル
型トランジスタ２１とＮチャンネル型トランジスタ２
２、Ｐチャンネル型トランジスタ２３とＮチャンネル型
トランジスタ２４である。並列回路を構成する各トラン
ジスタのゲートは共通化され電源電位検出回路から信号
が供給される。
型トランジスタ２１とＮチャンネル型トランジスタ２
２、Ｐチャンネル型トランジスタ２３とＮチャンネル型
トランジスタ２４である。並列回路を構成する各トラン
ジスタのゲートは共通化され電源電位検出回路から信号
が供給される。
【００１８】前記の通りある検出電源電位以下の時は電
源電位検出回路のインバータ３３出力は接地電位２、イ
ンバータ３４出力は電源電位１である。並列回路のＰチ
ャンネル型トランジスタ２３とＮチャンネル型トランジ
スタ２２が導通状態、Ｐチャンネル型トランジスタ２１
とＮチャンネル型トランジスタ２４が非導通状態とな
る。従って駆動部の入力すなわち前駆動部の出力はフル
スイング（電源電位１〜接地電位２）状態である。一方
ある検出電源電位を越えると電源電位検出回路のインバ
ータ３３出力は電源電位１、インバータ３４出力は接地
電位２である。並列回路のＰチャンネル型トランジスタ
２１とＮチャンネル型トランジスタ２４が導通状態、Ｐ
チャンネル型トランジスタ２３とＮチャンネル型トラン
ジスタ２２が非導通状態となる。従って駆動部の入力す
なわち前駆動部の出力は駆動部がＮチャンネル型トラン
ジスタの場合は接地電位２〜Ｖ１（Ｎチャンネル型トラ
ンジスタ２４が非導通になるソース電位）、Ｐチャンネ
ル型トランジスタの場合は電源電位２〜Ｖ２（Ｐチャン
ネル型トランジスタ２４が非導通になるソース電位）と
なる。
源電位検出回路のインバータ３３出力は接地電位２、イ
ンバータ３４出力は電源電位１である。並列回路のＰチ
ャンネル型トランジスタ２３とＮチャンネル型トランジ
スタ２２が導通状態、Ｐチャンネル型トランジスタ２１
とＮチャンネル型トランジスタ２４が非導通状態とな
る。従って駆動部の入力すなわち前駆動部の出力はフル
スイング（電源電位１〜接地電位２）状態である。一方
ある検出電源電位を越えると電源電位検出回路のインバ
ータ３３出力は電源電位１、インバータ３４出力は接地
電位２である。並列回路のＰチャンネル型トランジスタ
２１とＮチャンネル型トランジスタ２４が導通状態、Ｐ
チャンネル型トランジスタ２３とＮチャンネル型トラン
ジスタ２２が非導通状態となる。従って駆動部の入力す
なわち前駆動部の出力は駆動部がＮチャンネル型トラン
ジスタの場合は接地電位２〜Ｖ１（Ｎチャンネル型トラ
ンジスタ２４が非導通になるソース電位）、Ｐチャンネ
ル型トランジスタの場合は電源電位２〜Ｖ２（Ｐチャン
ネル型トランジスタ２４が非導通になるソース電位）と
なる。
【００１９】よってある検出電源電位（高電源電位領
域）以後は駆動部とトランジスタのゲート・ソース電位
が減少するため高電源電位領域での駆動部と出力パッド
に寄生する大容量との関係で発生する充放電電流を抑え
ることができる。
域）以後は駆動部とトランジスタのゲート・ソース電位
が減少するため高電源電位領域での駆動部と出力パッド
に寄生する大容量との関係で発生する充放電電流を抑え
ることができる。
【００２０】従来例でも求めた電源電位５Ｖと７Ｖの充
放電電流比を求める。検出電源電位を５．５Ｖと仮定す
る。電源電位７Ｖ時の前記Ｖ１、Ｖ２はバックゲート効
果もあるため通常Ｖ１は５Ｖ、Ｖ２は２Ｖ程度である。
従って求めるまでもなく電流比は１．０となり充放電電
流が抑えられることが証明される。
放電電流比を求める。検出電源電位を５．５Ｖと仮定す
る。電源電位７Ｖ時の前記Ｖ１、Ｖ２はバックゲート効
果もあるため通常Ｖ１は５Ｖ、Ｖ２は２Ｖ程度である。
従って求めるまでもなく電流比は１．０となり充放電電
流が抑えられることが証明される。
【００２１】
【発明の効果】以上述べたように本発明によれば、高電
源電位側での出力回路の低ノイズ化が計られ、出力回路
を含む半導体集積回路（メモリ、プロセッサなど）の高
電源電位側での安定な動作が可能となる。
源電位側での出力回路の低ノイズ化が計られ、出力回路
を含む半導体集積回路（メモリ、プロセッサなど）の高
電源電位側での安定な動作が可能となる。
【図１】本発明の出力回路の実施例を示す回路図。
【図２】従来の出力回路の実施例を示す回路図。
１ 電源電位 ２ 接地電位 ４，６，８ Ｐチャンネル型トランジスタ ５，７，９ Ｎチャンネル型トランジスタ １０ ＮＯＲゲート １１ ＮＡＮＤゲート １２ インバータ １３ データ及び信号端子 １４ 制御信号端子 ２１，２３，２５，２６，３０ Ｐチャンネル型トラン
ジスタ ２０，２２，２４，２７，２８，２９，３１ Ｎチャン
ネル型トランジスタ ３２，３３，３４ インバータ
ジスタ ２０，２２，２４，２７，２８，２９，３１ Ｎチャン
ネル型トランジスタ ３２，３３，３４ インバータ
フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｋ 19/003 Ｚ 8941−5Ｊ
Claims (1)
- 【請求項１】電源電圧検出回路と前記電源電圧検出回路
からの信号を受け駆動能力が変わる可変駆動回路を備え
て成ることを特徴とする出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212088A JPH0555892A (ja) | 1991-08-23 | 1991-08-23 | 出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3212088A JPH0555892A (ja) | 1991-08-23 | 1991-08-23 | 出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555892A true JPH0555892A (ja) | 1993-03-05 |
Family
ID=16616680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3212088A Pending JPH0555892A (ja) | 1991-08-23 | 1991-08-23 | 出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555892A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973788A (ja) * | 1995-09-01 | 1997-03-18 | Lg Semicon Co Ltd | 出力バッファ回路 |
| US6518803B2 (en) | 2000-11-08 | 2003-02-11 | Denso Corporation | Output circuit |
-
1991
- 1991-08-23 JP JP3212088A patent/JPH0555892A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0973788A (ja) * | 1995-09-01 | 1997-03-18 | Lg Semicon Co Ltd | 出力バッファ回路 |
| US6518803B2 (en) | 2000-11-08 | 2003-02-11 | Denso Corporation | Output circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5073726A (en) | Input circuit of semiconductor integrated circuit and semiconductor integrated circuit having input circuit | |
| JPH0720060B2 (ja) | 出力回路装置 | |
| JPH11274911A (ja) | 耐電圧性出力バッファ | |
| JPH0555837A (ja) | スルーイング速度向上回路 | |
| JPH08171438A (ja) | バスシステム及びバスセンスアンプ | |
| JP4087229B2 (ja) | 振幅変換回路およびそれを用いた半導体装置 | |
| US6489815B2 (en) | Low-noise buffer circuit that suppresses current variation | |
| JPH0555892A (ja) | 出力回路 | |
| JP2001077681A (ja) | パワー・オン・リセット信号作成回路 | |
| KR0129592B1 (ko) | 저잡음 출력 버퍼 | |
| JP2758735B2 (ja) | 論理回路 | |
| JP2957181B2 (ja) | 半導体集積回路 | |
| US5751167A (en) | CMOS output buffer circuit which converts CMOS logic signals to ECL logic signals and which discharges parasitic load capacitances | |
| JP2003133918A (ja) | シュミットトリガ回路 | |
| JPH05243937A (ja) | 信号出力回路 | |
| JPH06224732A (ja) | イネーブル端子付き出力バッファ回路 | |
| JPH07288463A (ja) | ＢｉＣＭＯＳ半導体集積回路 | |
| JP2553259B2 (ja) | 半導体素子のアンダーシュート抵抗回路 | |
| JP2830480B2 (ja) | 半導体装置 | |
| JPH06152372A (ja) | 半導体集積回路 | |
| JP3057739B2 (ja) | 半導体集積回路 | |
| JPH04237214A (ja) | クロックドインバータ | |
| KR940002026Y1 (ko) | 슈미트 트리거 회로 | |
| JPH10209845A (ja) | 出力回路 | |
| JPH0537338A (ja) | 出力回路 |