JPH0555897A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0555897A JPH0555897A JP3214932A JP21493291A JPH0555897A JP H0555897 A JPH0555897 A JP H0555897A JP 3214932 A JP3214932 A JP 3214932A JP 21493291 A JP21493291 A JP 21493291A JP H0555897 A JPH0555897 A JP H0555897A
- Authority
- JP
- Japan
- Prior art keywords
- level
- circuit
- input
- power supply
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000001514 detection method Methods 0.000 description 5
- 238000012360 testing method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 208000032368 Device malfunction Diseases 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【目的】未使用の入力端子を、オープンのままにした
り、外部で抵抗を介して電源端子または接地端子に接続
するようなことをせずに、自動的にレベル設定して処理
する入力回路を持った半導体装置を提供する。 【構成】電源検出回路１で電源電圧の立上りを検出す
る。電源電圧を検出した後、遅延回路２により一定期間
入力回路を内部回路から遮断する。この間ドライバ回路
４および６並びにコンパレータ回路５および７によって
外部入力レベルをチェックし、入力端子８が未処理であ
ればＨレベルかＬレベルに接続する。
り、外部で抵抗を介して電源端子または接地端子に接続
するようなことをせずに、自動的にレベル設定して処理
する入力回路を持った半導体装置を提供する。 【構成】電源検出回路１で電源電圧の立上りを検出す
る。電源電圧を検出した後、遅延回路２により一定期間
入力回路を内部回路から遮断する。この間ドライバ回路
４および６並びにコンパレータ回路５および７によって
外部入力レベルをチェックし、入力端子８が未処理であ
ればＨレベルかＬレベルに接続する。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。
【０００２】
【従来の技術】従来、半導体装置の入力端子は、システ
ム上未使用の場合は、オープンにしたり、あるいは外部
の電源端子や接地端子に接続された抵抗を付けなければ
ならない。
ム上未使用の場合は、オープンにしたり、あるいは外部
の電源端子や接地端子に接続された抵抗を付けなければ
ならない。
【０００３】
【発明が解決しようとする課題】この従来の方法では、
半導体装置の入力端子をオープンにすると、外部からの
ノイズをひろって半導体装置が誤動作を起こすことが多
い。一方、半導体装置の外部に電源端子や接地端子に接
続された抵抗を付けた場合、コスト的に不利になるばか
りか、回路を簡素化することができないという問題点が
あった。
半導体装置の入力端子をオープンにすると、外部からの
ノイズをひろって半導体装置が誤動作を起こすことが多
い。一方、半導体装置の外部に電源端子や接地端子に接
続された抵抗を付けた場合、コスト的に不利になるばか
りか、回路を簡素化することができないという問題点が
あった。
【０００４】
【課題を解決するための手段】本発明の半導体装置は、
入力回路に外部入力レベルがＨレベルか、Ｌレベルかを
判別し、入力端子のレベルが未定の場合には、これを自
動的にＨレベルおよびＬレベルのいずれか一方のレベル
に設定するように動作する回路をもうけたことを特徴と
している。
入力回路に外部入力レベルがＨレベルか、Ｌレベルかを
判別し、入力端子のレベルが未定の場合には、これを自
動的にＨレベルおよびＬレベルのいずれか一方のレベル
に設定するように動作する回路をもうけたことを特徴と
している。
【０００５】
【作用】一般に半導体装置（例えばマイコン等）では電
源立上げ時半導体素子のリセットや発振回路の安定期間
等で使用できない期間が存在する。
源立上げ時半導体素子のリセットや発振回路の安定期間
等で使用できない期間が存在する。
【０００６】本発明では、この期間を利用して入力回路
に外部入力レベルがＨレベルか、Ｌレベルかを判別する
回路がもうけられており、この回路が入力レベルを判断
し、自動的に入力端子のレベルを設定するように動作す
る。
に外部入力レベルがＨレベルか、Ｌレベルかを判別する
回路がもうけられており、この回路が入力レベルを判断
し、自動的に入力端子のレベルを設定するように動作す
る。
【０００７】
【実施例】次に、本発明の最適な実施例について図面を
参照して説明する。図１は、本発明の一実施例を示すブ
ロック図である。
参照して説明する。図１は、本発明の一実施例を示すブ
ロック図である。
【０００８】図１において、電源検出回路１は電源電圧
の立上がりを検出するための回路である。遅延回路２は
電源電圧の立上がり後、外部からの入力レベルをテスト
するために電源検出回路１からの信号を一定期間遅延さ
せるためのものである。入力遮断回路３は、入力回路を
内部回路（図示せず）から遮断するものである。また、
ドライバ回路４および６並びにコンパレータ回路５およ
び７は入力レベルをテストするためのものである。
の立上がりを検出するための回路である。遅延回路２は
電源電圧の立上がり後、外部からの入力レベルをテスト
するために電源検出回路１からの信号を一定期間遅延さ
せるためのものである。入力遮断回路３は、入力回路を
内部回路（図示せず）から遮断するものである。また、
ドライバ回路４および６並びにコンパレータ回路５およ
び７は入力レベルをテストするためのものである。
【０００９】次に、このような構成された入力回路の動
作について、図１に示すブロック図と図２に示すフロー
チャートを参照して詳細に説明する。
作について、図１に示すブロック図と図２に示すフロー
チャートを参照して詳細に説明する。
【００１０】まず、図２のように電源電圧の立上がりを
検出することから始め、この電源電圧の検出の後、遅延
回路２からの信号によって、入力遮断回路３が、入力回
路を一定期間内部回路から遮断する。これは入力条件を
テストするため内部回路と切り離すのであり、この間に
ドライバ回路４および６並びにコンパレータ回路５およ
び７によって入力レベルがテストされる。
検出することから始め、この電源電圧の検出の後、遅延
回路２からの信号によって、入力遮断回路３が、入力回
路を一定期間内部回路から遮断する。これは入力条件を
テストするため内部回路と切り離すのであり、この間に
ドライバ回路４および６並びにコンパレータ回路５およ
び７によって入力レベルがテストされる。
【００１１】テストは電源検出回路１によって電源電圧
の立上りを検出した後、電源電圧が一定電圧になる（ス
テップ２１）と、ドライバ回路４に出力信号が出され
（ステップ２２）、入力レベルがコンパレータ回路５で
比較される（ステップ２３）。そして、コンパレータ回
路５の出力がＬレベルであれば入力レベルがＨレベルと
判断される（ステップ２４）。しかし、コンパレータ回
路５の出力がＨレベルであるとドライバ回路６に出力信
号が出され（ステップ２５）、入力レベルがコンパレー
タ回路６で比較される（ステップ２６）。そして、コン
パレータ回路７の出力がＬレベルであれば入力レベルが
Ｌレベルと判断される（ステップ２７）。もし、コンパ
レータ回路７の出力がＨレベルであると入力端子８が未
処理であると判断され、ハイ・インピーダンス処理が行
われる（ステップ２８）、図１の例では入力端子８がＨ
レベルに接続される。
の立上りを検出した後、電源電圧が一定電圧になる（ス
テップ２１）と、ドライバ回路４に出力信号が出され
（ステップ２２）、入力レベルがコンパレータ回路５で
比較される（ステップ２３）。そして、コンパレータ回
路５の出力がＬレベルであれば入力レベルがＨレベルと
判断される（ステップ２４）。しかし、コンパレータ回
路５の出力がＨレベルであるとドライバ回路６に出力信
号が出され（ステップ２５）、入力レベルがコンパレー
タ回路６で比較される（ステップ２６）。そして、コン
パレータ回路７の出力がＬレベルであれば入力レベルが
Ｌレベルと判断される（ステップ２７）。もし、コンパ
レータ回路７の出力がＨレベルであると入力端子８が未
処理であると判断され、ハイ・インピーダンス処理が行
われる（ステップ２８）、図１の例では入力端子８がＨ
レベルに接続される。
【００１２】上述した従来の入力端子では外部でどのよ
うな処理をほどこすか考慮しなければならなかったが本
発明の入力回路では入力レベルを判断する回路をもうけ
ることにより、自動的に入力処理を行なうことができ
る。
うな処理をほどこすか考慮しなければならなかったが本
発明の入力回路では入力レベルを判断する回路をもうけ
ることにより、自動的に入力処理を行なうことができ
る。
【００１３】
【発明の効果】以上説明したように、本発明の半導体装
置では、入力回路に入力レベルを半導体装置内部で判断
し、入力端子のレベルを自動的にＨレベルまたはＬレベ
ルに設定する回路が設けられている。これにより、本発
明によれば、従来の半導体装置では、入力端子に外部で
どのような処理を施すかを考慮しなければならなかった
のに対して、あらかじめ外部でどのような処理をほどこ
すかを考慮する必要をなくすることができる。
置では、入力回路に入力レベルを半導体装置内部で判断
し、入力端子のレベルを自動的にＨレベルまたはＬレベ
ルに設定する回路が設けられている。これにより、本発
明によれば、従来の半導体装置では、入力端子に外部で
どのような処理を施すかを考慮しなければならなかった
のに対して、あらかじめ外部でどのような処理をほどこ
すかを考慮する必要をなくすることができる。
【図１】本発明の一実施例のブロック図である。
【図２】本発明の一実施例を動作を説明するためのフロ
ーチャートである。
ーチャートである。
１ 電源検出回路 ２ 遅延回路 ３ 入力遮断回路 ４，６ ドライバ回路 ５，７ コンパレータ回路 ８ 入力端子
Claims (1)
- 【請求項１】 入力回路に外部入力レベルがＨレベル
か、Ｌレベルかを判別し、入力端子のレベルが未定の場
合には、これを自動的にＨレベルおよびＬレベルのいず
れか一方のレベルに設定するように動作する回路をもう
けたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214932A JPH0555897A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3214932A JPH0555897A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0555897A true JPH0555897A (ja) | 1993-03-05 |
Family
ID=16663963
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3214932A Pending JPH0555897A (ja) | 1991-08-27 | 1991-08-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0555897A (ja) |
-
1991
- 1991-08-27 JP JP3214932A patent/JPH0555897A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3408408B2 (ja) | Ｃｒ発振回路 | |
| JPH0555897A (ja) | 半導体装置 | |
| JPH1127128A (ja) | 半導体集積回路装置 | |
| US6621311B2 (en) | Power noise prevention circuit in microcontroller unit | |
| JP2793909B2 (ja) | 組合わせ入出力点を有する入出力モジュール | |
| US6944003B2 (en) | Semiconductor integrated circuit with voltage-detecting circuit and signal transmitting and receiving system | |
| JPH06175751A (ja) | Ｃｐｕリセット回路 | |
| JP2001289897A (ja) | ワイヤーハーネス検査装置 | |
| US5789943A (en) | V.35 network terminator | |
| JPH0644032B2 (ja) | 半導体集積回路装置 | |
| US12346287B2 (en) | Device for automatically detecting coupling between electronic devices | |
| JPH04236185A (ja) | 混成集積回路 | |
| JP2806658B2 (ja) | 電池低電圧検出回路 | |
| KR100439692B1 (ko) | 피씨 마더보드를 이용한 반도체 소자 실장 테스트시의 노비디오 감지장치 | |
| JPH07302250A (ja) | 半導体回路のラッチアップ防止装置 | |
| JPH05244722A (ja) | Ｄｃ電源保護回路 | |
| JP2531615B2 (ja) | 集積回路 | |
| US6636097B2 (en) | Method and input circuit for evaluating a data signal at an input of a memory component | |
| JPS61110242A (ja) | マイクロコンピユ−タの割込み信号検出方法 | |
| KR200153222Y1 (ko) | 카오디오 마이컴의 오동작검출 자동리세트회로 | |
| JP3980680B2 (ja) | Ｄ−ｒａｍカード | |
| JPS6258172A (ja) | 信号伝送線の短絡検出方法 | |
| JPH09102751A (ja) | 音声ミュート回路 | |
| JPH08218930A (ja) | データ読出装置 | |
| JPH06249912A (ja) | Ｍｉｓ型半導体装置の良否判別法 |