JPH0558678B2 - - Google Patents

Info

Publication number
JPH0558678B2
JPH0558678B2 JP7042589A JP7042589A JPH0558678B2 JP H0558678 B2 JPH0558678 B2 JP H0558678B2 JP 7042589 A JP7042589 A JP 7042589A JP 7042589 A JP7042589 A JP 7042589A JP H0558678 B2 JPH0558678 B2 JP H0558678B2
Authority
JP
Japan
Prior art keywords
electrode part
thick film
electrode
wiring board
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7042589A
Other languages
English (en)
Other versions
JPH02250392A (ja
Inventor
Kikuji Myamura
Michio Asai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP7042589A priority Critical patent/JPH02250392A/ja
Publication of JPH02250392A publication Critical patent/JPH02250392A/ja
Publication of JPH0558678B2 publication Critical patent/JPH0558678B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体デバイス搭載部と、半導体デ
バイスからの回路を導く配線電極部とからなる配
線基板の製造方法に関するものである。
(従来の技術) 従来、第3図aに示すように、基板11上に半
導体デバイス搭載部12と、半導体デバイス搭載
部12に搭載した半導体デバイスからの回路を導
く配線電極部13とからなる配線基板14では、
配線電極部13のうち半導体デバイス搭載部12
に近い電極部13aは微細配線が必要であるとと
もにワイヤボンデイング等に使用できる必要があ
るため、配線電極部13全体をAuで形成してい
た。Au配線電極部13を作成する方法としては、
従来からの公知のスクリーン印刷法、スクリーン
印刷法とエツチング方法の組合わせ、Auレジネ
ート方法等の方法が使用できる。
(発明が解決しようとする課題) しかしながら、Auは高価であり、配線電極部
13全体をAuで形成すると、配線基板が高価に
なるとともに、半田付も不可能で導体抵抗も高く
なる問題があつた。
この問題を解決するため、Au配線電極部13
をCu等の他の安価な配線パターンに置き換える
ことも考えられるが、これらの安価な金属では、
特に電極部13aに必要な微細パターンが形成で
きないとともに、ワイヤボンデイング等を実施で
きない問題があつた。
このため、電極部13aの部分はAuにより配
線パターンを形成し、他の部分をCu等の他の金
属で形成することも考えられるが、この場合に第
3図bに示すように、Au電極部13aを形成し
た後例えばスクリーン印刷法によりCu厚膜電極
部13を形成すると、Cu厚膜電極部13の焼成
にあたつてAuがCu中にカーケンドル効果により
拡散して断線15が生じることが多かつた。ま
た、Cu厚膜電極部13を全体に形成した後、所
定の部分に無電解Niメツキを介して無電解Auメ
ツキにより電極部13aを形成することも可能だ
が、メツキのはみ出しによつて微細パターンが達
成できないとともに、Cu厚膜電極部13がメツ
キ液に侵されて接着強度が約1/2に劣化する問題
もあつた。
本発明の目的は上述した課題を解消して、低コ
ストで、半田付が可能であり、低導体抵抗であ
り、かつワイヤボンデイングやダイボンデイング
が容易に可能な配線基板の製造方法を提供しよう
とするものである。
(課題を解決するための手段) 本発明の配線基板の製造方法は、半導体デバイ
ス搭載部と、半導体デバイスからの回路を導く
Au電極部と、このAu電極部から接続部を介して
回路を導くCu厚膜電極部とを基板上に設けてな
る配線基板の製造方法において、Au電極部を形
成する工程と、スクリーン印刷法によりパターン
を形成後不活性雰囲気中で焼成してCu厚膜電極
部を形成する工程と、導体ペーストを700℃以下
の不活性雰囲気中で焼成して接続部を形成する工
程とからなることを特徴とするものである。
(作用) 上述した構成において、予じめAu電極部を形
成した後、Cu厚膜電極部を形成し、さらにこれ
らAu電極部とCu厚膜電極部との間に、不活性導
体ペーストを使用して接続部を形成する。導体ペ
ーストとしては低温焼結性のCu厚膜導体ペース
トや、不活性雰囲気中にて焼成できるNi導体ペ
ーストを使用することが好ましく、以下のような
作用効果を得ることができる。
(1) Auの使用量を減らしているため、低コスト
で配線基板を得ることができる。
(2) Au電極部とCu厚膜電極部との間を接続部に
より接続し、焼成を比較的低温度で実施する
為、AuのCu中へのカーケンドル効果による拡
散に起因する断線を効果的になくすことができ
る。
(3) Au電極部を形成しているため、ワイヤボン
デイングやダイボンデイングを容易に実施する
ことができる。
(4) 接続部の焼成を不活性雰囲気中でしかも低温
で実施することができるため、Cu厚膜電極部
が酸化されることもない。
(5) Cu厚膜電極部が設けられているため、半田
付が可能となる。
(6) Cu厚膜にて配線パターンを形成している為、
低導体抵抗である。
(実施例) 第1図a,bはそれぞれ本発明の製造方法によ
り得た配線基板の一例の構造を示す図およびその
接続部を拡大して示す図である。第1図aにおい
て、本発明の配線基板1はアルミナ等よりなる基
板2上にLSI等の半導体デバイスを搭載する半導
体デバイス搭載部3を有するとともに、この半導
体デバイス搭載部3近傍に半導体デバイスからの
回路を導く複数のAu電極部4、およびこれらAu
電極部4から接続部5を介して回路を導くCu厚
膜電極部6を設けて構成されている。
接続部5は、第1図bの拡大図に示すように、
Au電極部4の先端とCu厚膜電極部6の先端とを
印刷の精度を配慮し例えば200μm程度離れた状
態で設けると、AuとCuとの間のカーケンドル効
果を皆無にできるため、断線を有効に防止でき好
ましい。しかしながら、本発明では、Au電極部
4の先端とCu厚膜電極部6の先端とが重なつて
も、接続部5を設けているため断線の防止が可能
となる。
第2図は本発明の配線基板の製造方法の一例を
示すフローチヤートである。まず、従来から公知
のスクリーン印刷法、スクリーン印刷法とエツチ
ング法を組み合わせた方法、薄膜エツチング方法
等によりパターン形成後必要に応じて焼成して、
基板上にAu電極部を形成する。次に、Cu厚膜導
体ペーストをスクリーン印刷法によりパターン印
刷後、例えば窒素雰囲気等の不活性雰囲気下850
〜950℃の温度で焼成してCu厚膜電極部を形成す
る。
次に、Au電極部とCu厚膜電極部との間に、低
温焼結性のCu厚膜導体ペーストをスクリーン印
刷法によりパターン印刷後、例えば窒素雰囲気等
の不活性雰囲気下550〜700℃の温度で焼成して接
続部を形成する。
また、別な方法によれば、Au電極部とCu厚膜
電極部との間に、不活性雰囲気中で焼成可能な
Ni導体ペーストをスクリーン印刷法によりパタ
ーン印刷後、不活性雰囲気下550〜700℃の温度で
焼成して接続部を形成する。
最後に、必要に応じて保護層を基板表面に設け
て、本発明の配線基板を得ている。
実際に、上述した方法により作製した本発明の
配線基板について評価試験を実施した結果を第4
図a,bに示す。第4図a,bの結果から判る様
に本発明で得た配線基板は、ワイヤボンデイング
性をそこなわずに導体抵抗値を従来品に比べ、約
半分にする事が出来た。
本発明は、上述した実施例にのみ限定されるも
のでなく、幾多の変形、変更が可能である。例え
ば、上述した実施例では焼成温度の一例を具体的
に示したが、焼成温度がこの温度に限定されるも
のでないことは明らかである。
(発明の効果) 以上の説明から明らかなように、本発明の配線
基板の製造方法によれば、Au電極部を形成した
後Cu厚膜電極部を形成し、さらにこれらAu電極
部とCu厚膜電極部との間に所定の接続部を所定
の焼成により形成しているため、低コストで、半
田付が可能であり、低導体抵抗であり、かつワイ
ヤボンデイングやダイボンデイングが容易な配線
基板を得ることができる。
【図面の簡単な説明】
第1図a,bはそれぞれ本発明の製造方法によ
り得た配線基板の一例の構造を示す図およびその
接続部を拡大して示す図、第2図は本発明の配線
基板の製造方法の一例を示すフローチヤート、第
3図a,bはそれぞれ従来の製造方法により得た
配線基板の一例の構造を示す図およびその接続部
を拡大して示す図、第4図a,bは本発明で得た
配線基板と従来品との比較データーを示す図であ
る。 1……配線基板、2……基板、3……半導体デ
バイス搭載部、4……Au電極部、5……接続部、
6……Cu厚膜電極部。

Claims (1)

    【特許請求の範囲】
  1. 1 半導体デバイス搭載部と、半導体デバイスか
    らの回路を導くAu電極部と、このAu電極部から
    接続部を介して回路を導くCu厚膜電極部とを基
    板上に設けてなる配線基板の製造方法において、
    Au電極部を形成する工程と、スクリーン印刷法
    によりパターンを形成後不活性雰囲気中で焼成し
    てCu厚膜電極部を形成する工程と、導体ペース
    トを700℃以下の不活性雰囲気中で焼成して接続
    部を形成する工程とからなることを特徴とする配
    線基板の製造方法。
JP7042589A 1989-03-24 1989-03-24 配線基板の製造方法 Granted JPH02250392A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7042589A JPH02250392A (ja) 1989-03-24 1989-03-24 配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7042589A JPH02250392A (ja) 1989-03-24 1989-03-24 配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPH02250392A JPH02250392A (ja) 1990-10-08
JPH0558678B2 true JPH0558678B2 (ja) 1993-08-27

Family

ID=13431113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7042589A Granted JPH02250392A (ja) 1989-03-24 1989-03-24 配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPH02250392A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04316394A (ja) * 1991-04-15 1992-11-06 Ngk Insulators Ltd セラミック厚膜配線回路基板の製造方法
US6384344B1 (en) 1995-06-19 2002-05-07 Ibiden Co., Ltd Circuit board for mounting electronic parts
KR100327887B1 (ko) 1996-09-12 2002-10-19 이비덴 가부시키가이샤 전자회로부품탑재용기판
JP3225854B2 (ja) * 1996-10-02 2001-11-05 株式会社デンソー 厚膜回路基板及びそのワイヤボンディング電極形成方法

Also Published As

Publication number Publication date
JPH02250392A (ja) 1990-10-08

Similar Documents

Publication Publication Date Title
US5119272A (en) Circuit board and method of producing circuit board
JPH04208593A (ja) 厚膜印刷基板
JPH0558678B2 (ja)
JP2501174B2 (ja) 表面実装用端子の製造方法
JPH06112395A (ja) 混成集積回路装置
JP2652222B2 (ja) 電子部品搭載用基板
JPS63283051A (ja) 混成集積回路装置用基板
JPH022289B2 (ja)
JP2822446B2 (ja) 混成集積回路装置
JPH033972Y2 (ja)
JPS603189A (ja) リ−ド線の接続方法
JP3279846B2 (ja) 半導体装置の製造方法
JPS6276744A (ja) 集積回路用容器
JPS641057B2 (ja)
JP2782374B2 (ja) 電子部品搭載装置及びその製造方法
JPH0629443A (ja) 混成集積回路の製造方法
JPS6235553A (ja) 半導体搭載装置の製造方法
JPS6235552A (ja) 半導体搭載装置の製造方法
JPH0353793B2 (ja)
JPH04334083A (ja) 厚膜回路基板およびその製造方法
JPS5856498A (ja) 厚膜回路基板の製造方法
JPH0466386B2 (ja)
JPH05136285A (ja) セラミツク多層基板
JPS6086890A (ja) 電子回路の製造方法
JPH06151494A (ja) 混成集積回路のワイヤーボンディング方法及びそれに使用するワイヤーボンディング用チップ状体

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees