JPH0560250B2 - - Google Patents

Info

Publication number
JPH0560250B2
JPH0560250B2 JP59268813A JP26881384A JPH0560250B2 JP H0560250 B2 JPH0560250 B2 JP H0560250B2 JP 59268813 A JP59268813 A JP 59268813A JP 26881384 A JP26881384 A JP 26881384A JP H0560250 B2 JPH0560250 B2 JP H0560250B2
Authority
JP
Japan
Prior art keywords
semiconductor wafer
polished
wafer
bonding
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59268813A
Other languages
English (en)
Other versions
JPS61145839A (ja
Inventor
Masaru Shinho
Kyoshi Fukuda
Kazuyoshi Furukawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Shibaura Electric Co Ltd filed Critical Tokyo Shibaura Electric Co Ltd
Priority to JP59268813A priority Critical patent/JPS61145839A/ja
Publication of JPS61145839A publication Critical patent/JPS61145839A/ja
Publication of JPH0560250B2 publication Critical patent/JPH0560250B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/04Apparatus for manufacture or treatment
    • H10P72/0428Apparatus for mechanical treatment or grinding or cutting
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P72/00Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
    • H10P72/50Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for positioning, orientation or alignment

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、シリコンなどの半導体ウエーハ同士
を直接接着させる方法およびその方法に使用する
治具に関する。
〔発明の技術的背景とその問題点〕
鏡面研磨されたシリコンなどの二枚の半導体ウ
エーハを、その研磨面同士を清浄な条件下で接触
させると強固な接合体ウエーハが得られる。この
方法は、ウエーハ間に接着材等の異種物質を介在
させる必要がないため、その後の高温処理や各種
化学処理が自由にでき、またpn接合や誘電体埋
め込みも簡便にできる、といつた利点を有する。
ところでこの方法で半導体ウエーハを接着させ
る場合、ウエーハの反り等のため周辺部が先に接
着し、接合部に気泡が取り残されることがしばし
ばある。この対策として、真空中で接着すること
が考えられる。しかしこれでは、装置が大掛りな
ものとなる。
〔発明の目的〕
本発明は、半導体ウエーハ同士を内部に気泡を
残すことなく簡便に接着する方法およびその方法
に使用する治具を提供することを目的とする。
〔発明の概要〕
本発明の方法は、鏡面研磨された二枚の半導体
ウエーハの研磨面同士を接着させるに当たつて、
少なくとも一方の半導体ウエーハをその研磨面中
央部が凸型となるようにたわませた状態でその凸
型面を他方の半導体ウエーハに接触させて、両ウ
エーハの接着を行なうことを特徴とする。
本発明の治具は、上記のように一方に半導体研
磨面中央部を凸型にたわませて保持するためのも
のであり、表面中央部が凸型となるようにテーパ
面または曲面成型されその表面に開口する排気孔
を有する基台と、この基台に重ねられ、半導体ウ
エーハが載置される面の外周部に溝が形成されか
つその溝に沿つて前記基台の排気孔と連通する複
数個の排気孔が形成された弾性体からなるチヤツ
クを備える。そしてチヤツク上に載せられた半導
体ウエーハを、チヤツクの排気孔および基台の排
気孔を介して真空吸引することにより、チヤツク
と共に半導体ウエーハを基台の表面形状を反映し
て中央部が凸型となる状態で保持するようにした
ものである。
〔発明の効果〕
本発明の方法および治具を用いれば、二枚の半
導体ウエーハ同士を内部に気泡が残らないように
接着して強固な接合体ウエーハを得ることができ
る。しかも真空中での接着と異なり、大掛りな装
置を要せず、極めて簡便に接着を行なうことがで
きる。
〔発明の実施例〕
以下本発明の実施例を説明する。
第1図a〜cは一実施例の方法を説明するため
の図である。これらの図において、11,12は
接着すべき二枚の半導体ウエーハであり、それぞ
れの接着すべき面は鏡面研磨されている。13は
一方の半導体ウエーハ11を保持する治具であ
り、14は他方の半導体ウエーハ12を平坦に支
持する支持台である。第1図aに示すように、治
具13はその表面が中央部が凸型となるように曲
面加工されており、半導体ウエーハ11はこの治
具13により研磨面が中央部凸型となるように保
持される。このように保持された半導体ウエーハ
11を、第1図bに示すように他方の半導体ウエ
ーハ12に凸型の中央部から接触させ、治具13
による半導体ウエーハ11の保持を解除すること
により、第1図cに示すように、半導体ウエーハ
11,12を接着させる。
この方法によれば、二枚の半導体ウエーハ1
1,12を残留ガスなしに全面確実に接着させ
て、強固な接合体ウエーハを得ることができる。
第2図a,bは、第1図で示したウエーハ保持
治具13の具体的な構成例を示す。aは平面図で
あり、bはそのA−A′断面図である。24は金
属等でつくつた基台であり、表面中央部が凸型と
なるように曲面加工されており、表面に開口する
排気孔25が形成されている。21は基台24上
に被せられる、半導体ウエーハを載置するための
ラバー・チヤツクである。このラバー・チヤツク
21の表面にはその外周部に半導体ウエーハを保
持するための溝22が形成され、この溝22に沿
つて複数の排気孔23が形成されている。基台2
4の下に排気管26が設けられており、この排気
管26を介してラバー・チヤツク21上に載置さ
れた半導体ウエーハを真空吸引するようになつて
いる。
第3図はこの治具13を用いて半導体ウエーハ
11を保持した様子を示している。図示のよう
に、排気管26を介して真空吸引することによ
り、排気孔25,23を介して半導体ウエーハ1
1の外周部が引張られてラバー・チヤツク21が
基台24の表面形状に従つてたわみ、この結果半
導体ウエーハ11は中央部が凸型いなつた状態で
保持される。
このようにして保持した半導体ウエーハ11
を、第1図で説明したようにもう一方の半導体ウ
エーハ12に接触させ、ラバー・チヤツク21内
に空気等を少しずつ導入して半導体ウエーハ11
のたわみを徐々に回復させる。これにより、接着
面は中央部から周辺部に向かつて広がり、気泡を
取り込むことなくウエーハ11,12を接着する
ことができる。
本発明は上記実施例に限られない。例えば第1
図の方法では、半導体ウエーハ12は平坦に支持
したが、これも半導体ウエーハ11と同様に中央
部が凸型となるようにたわませて保持してもよ
い。また第1図において、支持台14をゴムなど
の弾性体とし、bの状態から治具13を押しつけ
る荷重を増すことにより両ウエーハ11,12の
接触面積を徐々に増していく、という方法をとつ
てもよい。さらに本発明の方法において、半導体
ウエーハをたわませるには、例えばウエーハの周
辺を機械的に保持し中央部を押すことによつても
可能である。
また第2図のウエーハ保持治具において、ラバ
ー・チヤツク21は他の弾性材料を用いて構成す
ることができる。また基台24の表面は必ずしも
曲面でなくてもよく、例えば中央部が凸型となる
テーパ面であつてもよい。
【図面の簡単な説明】
第1図a〜cは本発明の一実施例の方法を説明
するための図、第2図a,bはその方法に使用し
たウエーハ保持治具を示す図、第3図はこの保持
治具によりウエーハを保持した様子を示す図であ
る。 11,12……半導体ウエーハ、13……ウエ
ーハ保持治具、14……ウエーハ支持台、21…
…ラバー・チヤツク、22……溝、23……排気
孔、24……基台、25……排気孔、26……排
気管。

Claims (1)

  1. 【特許請求の範囲】 1 鏡面研磨された二枚の半導体ウエーハの研磨
    面同士を清浄な条件下で直接接着させて接合体ウ
    エーハを得る方法において、少なくとも一方の半
    導体ウエーハの研磨面を、中央部が凸型となるよ
    うにたわませて他方の半導体ウエーハの研磨面に
    接触させて接着を行なうことを特徴とする半導体
    ウエーハの接着方法。 2 鏡面研磨された二枚の半導体ウエーハの研磨
    面同士を清浄な条件下で直接接着させて接合体ウ
    エーハを得るための治具であつて、表面中央部が
    凸型となるようにテーパ面または曲面成型され、
    その表面に開口する排気孔を有する基台と、この
    基台に重ねられ、半導体ウエーハが載置される面
    の外周部に溝が形成されかつその溝に沿つて前記
    基台の排気孔と連通する複数個の排気孔が形成さ
    れた弾性体からなるチヤツクとを備え、前記チヤ
    ツク上に載せられた半導体ウエーハを、チヤツク
    の排気孔および基台の排気孔を介して真空吸引し
    てその中央部が凸型となる状態で保持するように
    したことを特徴とする半導体ウエーハの接着治
    具。
JP59268813A 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具 Granted JPS61145839A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59268813A JPS61145839A (ja) 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59268813A JPS61145839A (ja) 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具

Publications (2)

Publication Number Publication Date
JPS61145839A JPS61145839A (ja) 1986-07-03
JPH0560250B2 true JPH0560250B2 (ja) 1993-09-01

Family

ID=17463609

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59268813A Granted JPS61145839A (ja) 1984-12-20 1984-12-20 半導体ウエ−ハの接着方法および接着治具

Country Status (1)

Country Link
JP (1) JPS61145839A (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6271215A (ja) * 1985-09-25 1987-04-01 Toshiba Corp ウエハ接合装置
JP2642645B2 (ja) * 1987-11-19 1997-08-20 株式会社日立製作所 半導体基板の製造方法及び半導体装置の製造方法
JP2589994B2 (ja) * 1987-12-24 1997-03-12 富士通株式会社 ウェーハの接着方法
US4837177A (en) * 1987-12-28 1989-06-06 Motorola Inc. Method of making bipolar semiconductor device having a conductive recombination layer
US6635941B2 (en) * 2001-03-21 2003-10-21 Canon Kabushiki Kaisha Structure of semiconductor device with improved reliability
TWI283906B (en) * 2001-12-21 2007-07-11 Esec Trading Sa Pick-up tool for mounting semiconductor chips
AU2002307578A1 (en) 2002-04-30 2003-12-02 Agency For Science Technology And Research A method of wafer/substrate bonding
US7361593B2 (en) 2002-12-17 2008-04-22 Finisar Corporation Methods of forming vias in multilayer substrates
US7259466B2 (en) 2002-12-17 2007-08-21 Finisar Corporation Low temperature bonding of multilayer substrates
FR2860178B1 (fr) * 2003-09-30 2005-11-04 Commissariat Energie Atomique Procede de separation de plaques collees entre elles pour constituer une structure empilee.
US7650688B2 (en) 2003-12-31 2010-01-26 Chippac, Inc. Bonding tool for mounting semiconductor chips
US7153759B2 (en) 2004-04-20 2006-12-26 Agency For Science Technology And Research Method of fabricating microelectromechanical system structures
US8206525B2 (en) * 2006-06-29 2012-06-26 Nikon Corporation Wafer bonding apparatus
JP5282100B2 (ja) * 2008-11-14 2013-09-04 東京エレクトロン株式会社 貼り合わせ装置及び貼り合わせ方法
US7927975B2 (en) 2009-02-04 2011-04-19 Micron Technology, Inc. Semiconductor material manufacture
JP6501447B2 (ja) 2013-03-26 2019-04-17 芝浦メカトロニクス株式会社 貼合装置および貼合基板の製造方法
US10586727B2 (en) 2013-09-25 2020-03-10 Shibaura Mechatronics Corporation Suction stage, lamination device, and method for manufacturing laminated substrate
EP3640975B1 (de) * 2017-09-21 2024-11-20 EV Group E. Thallner GmbH Vorrichtung und verfahren zum bonden von substraten

Also Published As

Publication number Publication date
JPS61145839A (ja) 1986-07-03

Similar Documents

Publication Publication Date Title
JPH0560250B2 (ja)
JP2873598B2 (ja) 半導体ウエハ用真空チャック
JPS6271215A (ja) ウエハ接合装置
ATE261649T1 (de) Nachgiebige zwischenschicht für einen halbleiterchip
JP3250290B2 (ja) ウエハチャック
JP3175232B2 (ja) 半導体ウェーハの接着方法
JP3411230B2 (ja) 半導体製造治具及びそれを用いた半導体素子の実装方法
JPH0639869Y2 (ja) 真空チャック
JPH03128943U (ja)
JPS6319807A (ja) 半導体基板の接合方法
JPS639922A (ja) ウエハ接合装置
JPH0365249U (ja)
JPH05326Y2 (ja)
JPH0424943A (ja) ウエハチャック
JPS6312860U (ja)
JPS5926596Y2 (ja) ウエ−ハ取扱い治具
JPH02104634U (ja)
JPS6150631U (ja)
JPS6361143U (ja)
JPH0485731U (ja)
JPH0467344U (ja)
JPS62172153U (ja)
JPH0869952A (ja) ウエーハの結合方法
JPS60111038U (ja) 真空チヤツク
JPS59109146U (ja) 微小部品の剥離装置

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term