JPH0562346B2

JPH0562346B2 -

Info

Publication number: JPH0562346B2
Application number: JP59111613A
Authority: JP
Inventors: Kazuhiko Nishi; Takatoshi Ishii; Ryozo Yamashita; Takatoshi Okumura; Narimitsu Yamaoka
Original assignee: Yamaha Corp; ASCII Corp
Current assignee: Yamaha Corp; ASCII Corp
Priority date: 1984-05-31
Filing date: 1984-05-31
Publication date: 1993-09-08
Also published as: EP0166966A2; EP0166966B1; DE3585463D1; JPS60254190A; US4737772A; EP0166966A3; DE166966T1

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は電子計算機あるいはテレビゲーム等
に用いられるデイスプレイコントローラに関す
る。

〔従来技術〕

近年、CPU（中央処理装置）の制御の下に、
CRT（ブラウン管）表示装置の画面に動画および
静止画の表示を行うデイスプレイコントローラが
種々開発されている。第１５図はこの種のデイス
プレイコントローラａを用いたカラーデイスプレ
イ装置の構成を示すブロツク図であり、この図に
おいてｂはCPU，ｃはCPU・ｂにおいて用いら
れるプログラムが記憶されたROM（リードオン
リメモリ）およびデータ記憶用のRAM（ランダ
ムアクセスメモリ）からなるメモリ、ｄは
VRAM（ビデオRAM）、ｅはCRT表示装置であ
る。このカラーデイスプレイ装置において、
CPU・ｂは、まずCRT表示装置ｅの表示画面に
表示させるべき静止画データおよび動画データを
デイスプレイコントローラａへ順次出力する。デ
イスプレイコントローラａは供給されたデータを
順次VRAM・ｄへ書き込む。次に、CPU・ｂが
表示指令をデイスプレイコントローラａへ出力す
ると、デイスプレイコントローラａがこの指令を
受け、VRAM・ｄ内の静止画データおよび動画
データを読出し、CRT表示装置ｅの表示画面に
表示させる。

ところで、この種のデイスプレイコントローラ
は、一般にカラーパレツトと呼ばれる一種のコー
ド変換器を具備しており、VRAMから読み出さ
れるカラーコード（表示ドツトの色を決定するコ
ードであり、静止画および動画データを構成す
る）を、このカラーパレツトによつてレツドカラ
ーデータRD、グリーンカラーデータGD、ブル
ーカラーデータBD（これらのデータは各々２，
３ビツト程度）に変換し、これによつて、デジタ
ルRGB信号を作成している。また、コンポジツ
トビデオ信号を出力する場合は、上述した処理に
よつて作成された各データRD，GD，BDを各々
所定のマトリツクス回路によつて係数乗算して加
算し、この結果得られる信号をコンポジツトビデ
オ信号として出力している。

ここで、この種の従来のデイスプレイコントロ
ーラにおいて白黒表示を行う場合を考えてみる。
周知のように白、灰、黒系の色（いわゆるグレー
スケール）を得るには、３原色である各カラーデ
ータRD，GB，BDの値を等しくしなければなら
ないから、カラーデータRD，GD，BDが各々２
ビツトである場合は、全データが「00」，「01」，
「10」，「11」となる４階調、３ビツトである場合
は、全データが「000」，「001」，「010」……
「111」となる８階調の表示が可能となる。しかし
ながら、８階調程度のグレースケールでは通常の
白黒テレビ画像に較べると、画像が硬く不自然に
なつてしまい、自然な画像を得るためには、どう
しても16階調以上のグレースケールの表現が必要
になつてくる。

このように、従来のデイスプレイコントローラ
においては、白黒表示の際に階調が不足し、自然
な白黒画像が得られないという欠点があつた。ま
た、この場合に、原色信号であるカラーデータの
ビツト数を増やすという方法が考えられるが、デ
ータのビツト数を増やすと、それに伴つてカラー
パレツトやマトリツクス回路の構成要素が増えて
しまう問題が発生する。

〔発明の目的〕

この発明は上述した事情に鑑みてなされたもの
で、原色信号のビツト数を増やすことなく、白黒
表示時の階調を増やすことができ、さらに、出力
するビデオ信号に対し任意の色付けが行い得るデ
イスプレイコントローラを提供することを目的と
している。

〔発明の特徴〕

この発明は、前述の目的を達成するためになさ
れたもので、表示面のドツトに対応してメモリ内
に記憶されたドツトデータを走査に対応して順次
読み出し、この読み出したドツトデータに基づい
て表示を行うデイスプレイコントローラにおい
て、表示面のドツトに対応してメモリ内に記憶され
たドツトデータを走査に対応して順次読み出し、
この読み出したドツトデータに基づいて表示を行
うデイスプレイコントローラにおいて、位相角に
対応する角度信号の供給タイミングに応じて入力
データと乗算するために設定された所定の係数、
または前記角度信号の入力が阻止されたとき入力
データと乗算される階調表示に必要な係数を選択
的に入力データに乗算する乗算手段を備え、これ
によりビデオ信号と階調データに比例する値の信
号を作成するデジタルカラーエンコーダを有する
ことを特徴としている。

また、特許請求の範囲第２項に記載の発明にあ
つては、上記構成に加えて、前記デジタルカラー
エンコーダからビデオ信号または階調データに比
例する信号が出力されたとき、これらの信号にカ
ラーバーストを重畳させるか否かを制御するよう
にしたカラーバースト手段を具備している。

さらに、特許請求の範囲第３項記載の発明にあ
つては、前記カラーバーストを重畳させたとき、
該カラーバーストの位相を制御できるようにして
いる。

〔実施例〕

以下図面を参照してこの発明の実施例について
説明する。

第１図はこの発明の一実施例の構成を示すブロ
ツク図である。この図において、１はデイスプレ
イコントローラ（以下VDPと略称する）であり、
VRAM（ビデオラム）２内の画像データに基づい
てCRT表示装置３に動画および静止画を表示す
る。また、VDP１はCPU（中央処理装置）４から
供給される各種コマンドや画像データに基づいて
VRAM２の内容を書き換えたり、あるいは、
VRAM２の内容の一部を外部へ転送するように
なつている。５はCPU４で用いられるプログラ
ムおよび各種画像データが記憶されているメモリ
である。

次に、VDP１の各構成要素について説明する。

第１図に示すタイミング信号発生回路８は、内
部に設けられた水晶振動子によつて基本クロツク
パルスを発生し、また、この基本クロツクパルス
に基づいてドツトクロツクパルスDCPおよび同
期信号SYNCを発生する。そして、ドツトクロツ
クパルスDCPを水平カウンタ９のクロツク端子
CKへまた、同期信号SYNCをCRT表示装置３へ
各々出力する。ここで、ドツトクロツクパルス
DCPは、CRT表示画面に表示される各ドツトに
対応するクロツクパルスであり、言い換えれば、
画面の水平走査によつて順次表示される各ドツト
の表示タイミングに同期して出力されるクロツク
パルスである。また、このタイミング信号発生回
路８は、画像データの処理に必要な各種のタイミ
ング信号を発生し、画像データ処理回路１０へ出
力する。

水平カウンタ９は画面表示の水平走査開始時点
に初期リセツトされるカウンタであり、ドツトク
ロツクパルスDCPを所定数カウントする毎に信
号HPを出力して垂直カウンタ１１のクロツク端
子CKへ出力する。この水平カウンタ９のカウン
ト出力は、CRT表示装置３の電子ビームが画面
の左から何番目のドツトを走査しているかを示し
ている。すなわち、例えばカウント出力が「０」
の時は電子ビームの走査が画面の最左端にあり、
また「100」の時は電子ビームが画面左から101番
目のドツト位置を走査している。

垂直カウンタ１１は画面表示の垂直走査開始時
点に初期リセツトされるカウンタであり、この垂
直カウンタ１１のカウント出力はCRT表示装置
３の電子ビームが画面の上から何番目のラインを
走査しているかを示している。また、この実施例
における垂直方向の画面のドツト数は192に設定
されている。

次に、画像データ処理回路１０は、CPU４か
らインターフエイス回路７を介して供給されるカ
ラーコード（表示面のドツトの色を指定する２ま
たは４ビツトのデータであり、静止画データを構
成するデータ）、または、ビデオデジタイザ１７
によつてアナログ−デジタル変換された外部ビデ
オ信号のデータ（振幅に対応するデータで、カラ
ーコードと同様に２または４ビツトのデータで静
止画データを構成する）のいずれか一方を
VRAM２内に書き込む。この場合、カラーコー
ドを書き込むか振幅データを書き込むかはCPU
４によつて選択され、また、VRAM２内の書込
みエリアはいずれの場合も同じエリアに設定され
ている。また、ビデオデジタイザ１７のサンプリ
ングスピードは5MHzと10MHz（正確にはNTSC
方式のカラーサブキヤリア周波数3.58MHzの３倍
の10.74MHz）の２種が設定されている。なお、
以下の説明においてはカラーコードと振幅データ
とを総称する場合はドツトデータという。

また、画像データ処理回路１０はCPU４から
表示指令が出力されると、水平カウンタ９および
垂直カウンタ１１の各カウント出力が示す電子ビ
ームの走査位置に対応するドツトデータを
VRAM２から読み出し、読み出したドツトデー
タを端子TGから順次切換レジスタ１２を介して
カラーパレツト１３へ供給する。さらに、画像デ
ータ処理回路１０は上述した静止画表示動作と平
行してVRAM２から動画表示に必要なデータを
演算、描出し、この結果得られるカラーコードを
カラーパレツト１３へ供給する。この画像データ
処理回路１０は静止画と動画とが競合する場合に
は、動画を優先表示するようになつている。切換
レジスタ１２は第２図に示すように、VRAM２
から読み出されたドツトデータが記憶される８ビ
ツトのレジスタ１２ａと、このレジスタ１２ａの
上位４ビツトをカラーバスの上位４ビツトCB４
〜CB７に出力するか、下位４ビツトCB０〜CB
３に出力するかを切換える切換回路１２ｂとから
成つている。また、レジスタ１２ａの下位４ビツ
トのデータは常にカラーバスの下位４ビツトCB
０〜CB３に出力され、カラーバスCB０〜CB７
は各々カラーパレツト１３の入力端（第３図参
照）に接続されている。なお、切換回路１２ｂの
切換動作については後述する。

次に、カラーパレツト１３は一種のコード変換
回路であり、切換レジスタ１２からカラーコード
が供給された場合はレツドカラーデータRD、グ
リーンカラーデータGD、ブルーカラーデータ
BD（これらのカラーデータは各々３ビツト）に
変換してDAC（デイジタル／アナログ変換器）１
４へ出力し、振幅データが供給された場合は、こ
のデータ値に対応する階調データを出力する。
DAC１４はカラーデータRD，GD，BDを各々ア
ナログ信号に変換してRGB信号を作成し、この
RGB信号をCRT表示装置３へ出力する。ここ
で、第３図はカラーパレツト１３の構成を示すブ
ロツク図であり、この図に示すＬ，Ｌ……は各々
１ビツトのレジスタである。このレジスタＬ，Ｌ
……には予めCPU４によつて“１”か“０”の
データが書き込まれている。また、16個設けられ
ている色データ出力部２０−１〜２０〜１６は
各々９個のレジスタと、各レジスタＬに２個ずつ
設けられ、各レジスタの出力端を開閉する３ステ
ートバツフアとから成つている。この場合、各色
データ出力部２０−１〜２０〜１６を構成してい
る９個のレジスタＬ，Ｌ……は下位ビツトから順
に３個ずつグループに分けされており、各グルー
プが各々ブルーカラーデータBD、レツドカラー
データRD、グリーンカラーデータGDを出力す
るようになつている。すなわち、第０〜第２ビツ
トがブルーカラーデータBD、第３〜第５ビツト
がレツドカラーデータRD、第６〜第８ビツトが
グリーンカラーデータGDを各々出力する。次
に、アンドゲートANa，ANa……およびANb，
ANb……は各レジスタＬ，Ｌ……のビツト番号
に対応して９個ずつ設けられており、また、各レ
ジスタＬ，Ｌ，……の同一ビツト番号に対応する
バツフアBFa，BFa……は出力端が共通接続され
た後に対応するアンドゲートANaの一方の入力
端に接続され、同様に各レジスタＬ，Ｌ……の同
一ビツト番号に対応するバツフアBFb，BFb……
は出力端が共通接続された後に対応するアンドゲ
ートANbの一方の入力端に接続されている。ア
ンドゲートANa，ANa……の他方の入力端は共
通接続された後にアンドゲートAN１の出力端に
接続され、アンドゲートANb，ANb，……の他
方の入力端は共通接続された後にオアゲートOR
１の出力端に接続されている。オアゲートOR１
の一方の入力端にはオアゲートOR２の出力信号
が反転された後に供給され、アンドゲートAN１
の一方の入力端にはオアゲートOR２の出力信号
がそのまま供給される。オアゲートOR２の両入
力端にはGV，Ｇモード（後述）において
“１”となる信号が供給される。アンドゲート
AN１およびオアゲートOR１の他方の入力端に
は各々パルス信号φ₂，φ₁が供給される。このパ
ルス信号φ₁，φ₂は第４図に示すように互いに位
相が反転しているパルス信号であり、その周期は
共に186nsとなつている。この186nsという時間
は、１水平ラインに256ドツトを表示する際の１
ドツト分の表示時間である。

次に、２２はビツトシフターであり、GVモー
ドの時のみに動作し、カラーバスCB２，CB３上
のデータをデコーダ２４のD₀，D₁ビツトへ供給
するとともに、デコーダ２３，２４のD₂，D₃ビ
ツトを禁止状態にする。このビツトシフター２２
が動作していない時は、カラーバスCB０〜CB３
上のデータがデコーダ２３のD₀〜D₃ビツトに供
給され、カラーバスCB４〜CB７上のデータがデ
コーダ２４のD₀〜D₃ビツトに供給される。デコ
ーダ２３，２４は各々D₀〜D₃ビツトに供給され
るデータに基づいて、色データ出力部２０−１〜
２０〜１６のいずれか１つを選択する選択信号を
出力する。この場合、デコーダ２３の選択信号は
バツフアBFb，BFb……に開信号として供給さ
れ、デコーダ２４の選択信号はバツフアBFa，
BFa……に開信号として供給される。したがつ
て、デコーダ２３によつて選択された色データ出
力部のレジスタＬ，Ｌ……の各出力信号はアンド
ゲートANb，ANb……の一方の入力端に供給さ
れ、また、デコーダ２４によつて選択された色デ
ータ出力部のレジスタＬ，Ｌ……の各出力信号は
アンドゲートANa，ANa……の一方の入力端に
供給される。

次に、第１図に示す１６は、画像データ処理回
路１０とVRAM２との間においてデータの授受
を行うVRAMインターフエイスであり、画像デ
ータ処理回路１０から出力されるVRAMアクセ
ス要求信号RQとハイスピードリード信号HSRに
基づいて、ロウアドレス・ストローブ信号
およびカラムアドレス・ストローブ信号，
CAS１をVRAM２へ適宜出力するようになつて
いる。この場合、VRAMインターフエイス１６
は、信号HSRが供給されない時は、アクセス要
求信号RQが供給されると、信号を出力した
後に信号０のみを出力し、信号HSRが供給
されている時は、信号RQが供給されると信号
RASを出力した後に、信号０，１を順
次続けて出力する（第８図、第９図参照）。

ここで、この実施例における静止画表示モード
について説明する。

この実施例においては、静止画表示のモードが
複数設定されており、大別すると８×８または８
×６画素程度のパターンを適宜選択して表示面上
に描画するパターンモードと、画面を構成する全
ドツトを個々に色指定するドツトマツプモードと
に分かれる。そして、ドツトマツプモードには、
Ｇ，GV，Ｇの３種のモードがあり、次に、
各ドツトマツプモードにおけるVRAM２内の静
止画データと表示位置の対応関係について説明す
る。

ＧモードこのＧモードは第５図イに示すように、256
×192ドツトの画面構成になつており、この画面
を構成する全ドツトのカラーコード（あるいは振
幅データ）が同図ロに示す順序でVRAM２の静
止画データエリア２ａに格納されている。この場
合のカラーコード（あるいは振幅データ）は各々
４ビツトで構成されており、静止画データエリア
２ａの１アドレスに２個ずつ格納されている。ま
た、カラーコードが４ビツトであるから、カラー
コードによつてドツト色を制御する場合は１ドツ
トにつき16色まで指定することができる。

GVモードこのGVモードは第６図イに示すように、512
×192ドツトの画面構成になつており、全ドツト
のカラーコード（あるいは振幅データ）が同図ロ
に示す順序で静止画データエリア２ａ内に格納さ
れている。この場合のカラーコードは２ビツトで
構成されており、静止画データエリア２ａの１ア
ドレスに４個ずつ格納されている。GVモードに
おいてはカラーコードのビツト数が２であるか
ら、カラーコードによつてドツト色を制御する場
合は１ドツトに対し４色まで指定することができ
る。そして、このGVモードと前述したＧモー
ドにおけるVRAM２は、共に１アドレスが８ビ
ツトのダイナミツクラムで構成されており、ま
た、信号が供給されるとロウアドレスをラ
ツチ信号０が供給されるとカラムアドレス
をラツチする。すなわち、信号と０が
供給された時点でアクセスアドレスが確定する。

Ｇモードこのモードは、第７図イに示すように、512×
192ドツトの画面構成になつており、カラーコー
ドはＧモードと同様に４ビツトで構成されてい
る。そして、このモードにおけるVRAM２は、
同図ロに示すように２個のダイナミツクラム
DRAM１，DRAM２によつて構成されており、
表示面の全ドツトに対応するカラーコードが、
DRAM１，２の各々に設けられている静止画デ
ータエリア２ａ−１，２ａ−２内に図示の順に格
納されている。この場合、DRAM１，２は共に
同一のアドレスに割当てられている。また、この
モードにおけるDRAM１，２は信号が供給
されると共にロウアドレスをラツチし、また、
DRAM１は信号０が供給された時にカラム
アドレスをラツチし、DRAM２は信号１が
供給された時にカラムアドレスをラツチする。

１８は、カラーパレツト１３から供給される各
カラーデータRD，GD，BDあるいは５ビツトの
階調データに基づいてデジタルコンポジツトビデ
オ信号を作成し、このビデオ信号をDAC１９を
介して出力するデジタルカラーエンコーダであ
る。第１０図はデジタルカラーエンコーダ１８の
構成を示すブロツク図であり、図において、３０
は起動信号が供給されると、93ns毎に0°信号、
120°信号、240°信号を順次出力するバーストタイ
ミング発生部である。この場合、バーストタイミ
ング発生部３０は93nsのクロツク信号によつて動
作する３個のデイレイＤとノアゲートNORとオ
アゲートORから成つており、また、0°信号、
120°信号、240°信号は、各々第１２図に示すよう
にカラーバーストの0°、120°、240°の各タイミン
グに対応して出力される。ただし、これらの信号
はカラーバースト発生タイミング以外においても
継続的に出力される。そして、0°、120°、240°の
各信号は各々アンドゲートAN１０，AN１１，
AN１２を介して乗算器３１〜３３に供給される
とともに、カラーバースト発生部３４に供給され
る。乗算器３１，３２，３３は各々信号BW
（“１”信号）が供給されない場合においては、
0°、120°、240°信号によつて選択される係数と
各々に供給されるカラーデータGD，RD，BDと
を乗算し、この乗算結果（６ビツト）を出力す
る。

ここで、乗算器３１〜３３において選択される
各係数の意味について説明する。

周知のように、NTSC方式のコンポジツトビデ
オ信号は、次式によつて表わされる。

Ｅ(t)＝Ｙ＋0.493（Ｂ−Ｙ）sinwt＋0.877（Ｒ−
Ｙ）coswt ……(1) ここで、Ｙは輝度信号、Ｂ−Ｙは青の色差信
号、Ｒ−Ｙは赤の色差信号であり、ｗ＝2πは
＝3.58MHz（カラーサブキヤリアの周波数であ
り、正確には3.579545MHz）である。そして、輝
度信号Ｙは、色信号Ｒ，Ｇ，ＢによつてＹ＝0.299R＋0.587G＋0.114B ……(2) と表わされ、青および赤の色差信号は各々（Ｂ−Ｙ）＝−0.299R−0.587G＋0.886B ……(3) （Ｒ−Ｙ）＝0.701R−0.587G−0.114B ……(4) と表わされる。第１３図はカラーバーストの位相
を180°とした場合の色差信号（Ｂ−Ｙ），（Ｒ−
Ｙ）の位相を示しており、図示のように色差信号
（Ｂ−Ｙ）は0°、（Ｒ−Ｙ）は90°になつている。
一般のテレビ受像機ではこの（Ｂ−Ｙ）軸と（Ｒ
−Ｙ）軸を復調軸として復調を行なつているが、
（Ｂ−Ｙ）軸より33°進んだＱ軸およびＱ軸よりさ
らに90°進んだＩ軸を復調軸として用いる受像機
もある。そして、復調軸（あるいは変調軸）は適
宜なものを設定することが可能であり、設定した
軸に応じて定まる係数を色信号Ｒ，Ｇ，Ｂに乗じ
て加算すれば、各軸に対応する式を導くことがで
きる。

この実施例では、前述した(1)式において示され
るコンポジツトビデオ信号を、カラーサブキヤリ
アの３倍の周波数でサンプリングした際に得られ
る次式を用いて、カラーコンポジツト信号の合成
を行うようにしている。

Ｅ（0π／3ω）＝0.91378R＋0.07220G＋0.01402B
……(5) Ｅ（2π／3ω）＝−0.13605R＋0.59378G＋
0.54227B ……(6) Ｅ（4π／3ω）＝0.11927R＋1.09502G−0.21429B
……(7) すなわち、(5)，(6)，(7)式に示す各色信号Ｒ，
Ｇ，Ｂの係数を各々乗算器３１，３２，３３に予
め設定し、これらの係数を位相角に対応する0°信
号（0π／3ω）、120°信号（2π／3ω）、240°信号
（4π／3ω）によつて選択し、この選択した係数と
カラーデータGD，RD，BDとを乗算する。第１
４図は乗算器３１の具体的な構成を示すブロツク
図であり、他の乗算器３２，３３も同様に構成さ
れている。図に示すように乗算器３１はフルアダ
ーFA、デイレイＤ、アンドゲートおよびデコー
ダDSによつて構成されており、デコーダDSは
0°，120°，240°信号が供給されると、各々(5)〜(7)
式に示すＧの係数に対応する６ビツトの係数デー
タを出力する。また、デコーダDSは信号BWが
供給されると、予め設定された係数（この係数は
白黒表示に適する係数）を出力し、0°〜240°信号
およびBW信号が供給されない時は、全出力端か
ら“０”信号を出力する。そして、デコーダDS
の出力がすべて“０”になると、乗算器３１は供
給されるデータに依らず、全出力端から“０”信
号を出力する。そして、乗算器３１〜３３の出力
信号は加算器３６〜３８によつて加算される。し
たがつて、信号BWが出力されていない時の加算
器３８の出力信号はデジタル化されたビデオ信号
となり、このビデオ信号がDAC１９によつて通
常のアナログビデオ信号となる。この場合、カラ
ーパレツト１３からは上述した角度信号に同期す
るように10.74MHzの速さで各カラーデータが出
力され（詳細は後述）、また、カラーバースト発
生部３４からは所定のタイミング（水平同期信号
のバツクポーチ）においてカラーバースト信号
（６ビツト）が出力される。

次に、カラーバースト発生部３４について説明
する。

第１１図はカラーバースト発生部３４の構成を
示すブロツク図であり、図においてＬ，Ｌ……は
各々CPU４によつてその内容（“１”／“０”）
が書き換えられる１ビツトのレジスタである。こ
のレジスタＬ，Ｌ，……は６個１組となつて６ビ
ツトの記憶ブロツクＢ０〜Ｂ２を構成している。
この場合、各記憶ブロツクＢ０，Ｂ１，Ｂ２は
各々カラーバーストの0°，120°，240°（第１２図参
照）における振幅値を記憶するようになつてお
り、６ビツトのうちの５ビツトが振幅記憶ビツ
ト、１ビツトが符号ビツトになつている。そし
て、記憶ブロツクＢ０，Ｂ１，Ｂ２内のデータ
は、各々0°信号、120°信号、240°信号が供給され
た時に、各出力端に設けられているアンドゲート
を介して出力される。ただし、これらの記憶ブロ
ツクＢ０〜Ｂ２の出力データは、アンドゲート
AN，AN……が開となつた時に加算器３７へ供
給されるようになつており、また、アンドゲート
AN，AN……はカラーバストを出力するタイミ
ングにおいて画像データ処理回路１０から発生さ
れる信号TCBが供給された時に開となる。そし
て、上述のタイミングにおいて出力されるカラー
バーストは、加算器３７，３８によつて前述した
デジタルビデオ信号に重畳される。また、この場
合に出力されるカラーバーストは、標準のNTSC
方式のカラーバーストが出力されるようになつて
いるが、記憶ブロツクＢ０〜Ｂ２に記憶させるデ
ータ値を変えることにより、カラーバーストの位
相を変化させることができ、この場合は受像機側
の表示色を変化させることができる。

次に、信号BWが出力された場合について説明
する。信号BWが出力されると、アンドゲート
AN１０〜AN１２が閉状態となり、乗算器３１
〜３３に0°，120°，240°信号が供給されなくなる
とともに、乗算器３１，３２，３３に信号BWが
供給され、乗算器３１，３２，３３には、カラー
パレツト１３から供給される階調データあるいは
原色データが各々３ビツトで入力する。そして、
乗算器３１，３２，３３に入力した前記データの
中で、予め選定したデータに階調表示に必要な係
数を乗じ、残りビツトには「０」を乗じて加算器
３８から出力することにより、階調信号を得るこ
とができる。即ち、いま32階調の階調表現を実行
させる場合、係数を乗じるデータが５ビツト必要
とするから、例えば乗算器３１に入力する３ビツ
トと乗算器３２に入力する２ビツトを選定した係
数を乗じ、他の入力データには「０」を乗じるこ
とにより、32階調を表現し得る階調信号を得るこ
とができる。なお、この階調数を増加させるに
は、前記にて「０」を乗じた入力データを必要に
応じて増加し、係数を乗算すればよい。

次に、上述した構成によるこの実施例の動作を
説明するが、この実施例においては、VRAM２
内にカラーコードを記憶させ、このカラーコード
によつて表示を行う場合と、VRAM２内に振幅
データを記憶させ、この振幅データによつて表示
を行う場合とがあるため、一例としてGVモード
において前者を説明し、GVモードにおいて後者
を説明する。

(1) GVモードにおいて、カラーコードによつて
表示を行う場合。

このモードにおいて、１水平走査中にVRAM
２から読み出す静止画データのビツト数は（２ビ
ツト）×512＝1024ビツトとなり、128バイトの読
み出しが必要になる。この場合、１水平走査にお
いて128バイト程度の静止画データの読み出しで
は、特に高速のアクセスは要求されないから、こ
の実施例では従来と同様のVRAMアクセスを行
う。すなわち、画像データ処理回路１０は水平カ
ウンタ９と垂直カウンタ１１の内容に基づいて静
止画の描画に必要なカラーコードの番地を算出
し、この番地に対応するロウアドレスとカラムア
ドレスを順次VRAM２へ出力し、またVRAMイ
ンターフエース１６がロウアドレスストローブ信
号とカラムアドレスストローブ信号
とを順次VRAM２へ出力する。これによつて、
VRAM２のアクセスアドレスが確定し、描画に
必要なカラーコードがVRAMインターフエイス
１６を介して画像データ処理回路１０に供給され
る。第８図イ，ロは上述した場合において
VRAMインターフエイス１６から出力される信
号ととを示しており、この図に示す
ように、VRAMインターフエイス１６は画像デ
ータ処理回路１０からアクセス要求信号RQが出
力されると、まず、信号を出力し、次いで、
所定時間経過後に信号を出力する。そし
て、VRAM２は信号の立下り時にロウアド
レスをラツチし、信号の立下り時にカラム
アドレスをラツチし、また、信号の立下り
時から所定時間経過後に、アクセスされたアドレ
ス内のカラーコード（このGVモードの場合は４
ドツト分）を出力する。次に、VRAMインター
フエイス１６は信号，を停止し、画
像データ処理回路１０が新たなアドレスデータを
出力すると、上述と同様の動作をくり返す。な
お、この場合、アクセスするデータのロウアドレ
スが変化しない場合は、同図に破線で示すよう
に、信号を出力したままにし、画像データ
処理回路１０から新たなカラムアドレスが出力さ
れる毎に、信号を出力するようにする。

そして、VRAM２から読み出された１バイト
のデータは、まず、切換レジスタ１２内のレジス
タ１２ａに一時記憶され、その後に切換回路１２
ｂの作用により、上位４ビツト、下位４ビツトの
順で、カラーバスの下位４ビツトCB₀〜CB₃に供
給される。

次に、カラーパレツト１３の動作を説明する。

まず、カラーバスCB₀〜CB₃上に順次乗せられ
てくるデータは２ドツト分のカラーコードである
が、ビツトシフタ２２の作用により、このカラー
コードの１ドツト分CB₀，CB₁がデコーダ２３の
D₀，D₁ビツトに供給され、もう１ドツト分CB₂，
CB₃がデコーダ２４のD₀，D₁ビツトに供給され
る。この結果、デコーダ２３，２４は各々供給さ
れたカラーコード（２ビツト）に基づいて、色デ
ータ出力部２０−１〜２０−１６のいずれかを選
択する選択信号を出力する。そして、デコーダ２
３によつて選択された色データ出力部内のカラー
データはバツフアBFb，BFb……を介してアンド
ゲートANb，ANb……の一方の入力端に供給さ
れ、デコーダ２４によつて選択された色データ出
力部内のカラーコードはバツフアBFa，BFa……
を介してアンドゲートANa，ANa……の一方の
入力端に供給される。一方、このGVモードにお
いては、オアゲートOR２の出力信号が“１”と
なり、この結果、パルス信号φ₁，φ₂は各々オア
ゲートOR１およびアンドゲートAN１を通過し
てアンドゲートANb，ANb……およびアンドゲ
ートANa，ANa……の他方の入力端に供給され
る。したがつて、アンドゲートANa，ANa……
およびアンドゲートANb，ANb……は交互に開
状態となり、この結果、デコーダ２３によつて選
択された色データ出力部とデコーダ２４によつて
選択された色データ出力部内のカラーデータは、
交互にオアゲートOR，OR……を介して出力さ
れる。これにより、オアゲートOR，OR……を
介して出力されるカラーデータの周期はパルス信
号φ₁，φ₂の1/2となり、93ns毎にカラーデータ
RD，GD，BDが出力される。したがつて、これ
らのカラーデータRD，GD，BDをDAC１４を介
して出力すれば、アナログRGB信号による１水
平ライン512ドツトの表示がなされる。一方、
93ns毎に出力されるカラーデータをデジタルカラ
ーエンコーダ１８を介して出力すれば、ビデオ信
号による表示を行うことができる。以下に、この
場合の動作について説明する。

10.74MHz（93ns）の速さでカラーデータRD，
GD，BDが各々乗算器３１，３２，３３に供給
され、また、表示面の走査に対応して0°信号、
120°信号、240°信号が各乗算器３１，３２，３３
に供給されると、（この場合は信号BWは出力さ
れない）前述した(5)〜(7)式に示す演算が93ns毎に
順次行なわれる。この結果、加算器３８からは(1)
式に示すビデオ信号に対応するデジタル信号が得
られる。一方、カラーバースト発生部３４から
は、信号TCBが出力されるタイミング（水平同
期信号のバツクポーチ）においてNTSC方式の標
準のカラーバーストが出力され、このカラーバー
ストが加算器３７，３８によつて上述したビデオ
信号に重畳される。この結果、DAC１９の出力
端からは、カラーバーストが重畳されたNTSC方
式のアナログビデオ信号が得られる。

(2) Ｇモードにおいて、振幅データによる表示
を行う場合。

この場合のVRAM２には、ビデオデジタイザ
１７によつて10.74MHzでサンプリングされた外
部ビデオ信号の振幅データ（４ビツト）が記憶さ
れている。また、このモードにおいて、１水平走
査中にVRAM２から読み出す静止画データのビ
ツト数は（４ビツト）×512＝2048ビツトとなり、
256バイトの読み出しが必要になる。この場合、
１水平ラインの描画に256バイト程度の静止画デ
ータを読み出すには、VRAM２に対し極めて高
速のアクセスが要求される。そこで、この実施例
では以下に述べる処理により高速アクセスを実現
している。

まず、画像データ処理回路１０はVRAM２を
アクセスする際に、アクセス要求信号RQとハイ
スピードリード信号HSRとをVRAMインターフ
エイス１６へ出力するとともに、ロウアドレスデ
ータをVRAM２へ供給する。次に、VRAMイン
ターフエイス１６が信号RASを出力すると（第
９図イ）、VRAM２を構成しているDRAM１，
２が共に、ロウアドレスをラツチする。そして、
画像データ処理回路１０がカラムアドレスデータ
を出力し、VRAMインターフエイス１６が信号
CAS０を出力すると、（第９図イ）、この時点で
DRAM１のアクセスアドレスが確定し、アクセ
スされた番地内の振幅データ（１バイト）が
VRAMインターフエイス１６を介して画像デー
タ処理回路１０に供給される。次いで、VRAM
インターフエイス１６は信号０を停止し、
その直後に信号１を出力する。この場合、
画像データ処理回路１０はロウアドレスデータを
変化させておらず、以前のデータをそのまま出力
している。そして、信号１が出力されると、
DRAM２のアクセスアドレスが確定し、アクセ
スされた番地内の振幅データ（１バイト）が画像
データ処理回路１０に供給される。この場合にア
クセスされるDRAM２のアドレスは画像データ
処理回路１０のカラムアドレスデータが変化して
いないから、前述のDRAM１のアクセスアドレ
スと同じである。次に、VRAMインターフエイ
ス１６は信号１，を順次停止し、その
後に画像データ処理回路１０が新たなアドレスデ
ータを出力すると、上述の動作をくり返し行う。
なお、アクセスするデータのロウアドレスが変化
しない場合は、第９図に破線で示すように、信号
RAS，HSRを出力したままにし、画像データ処
理回路１０から新たなカラムアドレスが出力され
る毎に、信号０，１を第９図ロ，ハに
示すタイミングで出力するようにする。

そして、DAM１から読み出された振幅データ
（２ドツト分）が、切換レジスタ１２内のレジス
タ１２ａに一時記憶された後に、そのままカラー
バスCB₀〜CB₇に出力され、次いで、DRAM２か
ら読み出された振幅データが、レジスタ１２ａに
一時記憶された後にカラーバスCB₀〜CB₇に出力
される。次に、デコーダ２３，２４は各々
DRAM１からレジスタ１２ａを介して供給され
たデータの下位４ビツトおよび上位４ビツトに基
づいて、これらのデータ値に対応する階調データ
が記憶された色データ出力部２０−１〜２０−１
６を選択する選択信号を各々出力する。また、
GMモードにおけるオアゲートOR１，OR２とア
ンドゲートAN１の各出力信号は前述したGVモ
ードの場合と同様になるから、デコーダ２３によ
つて選択された色データ出力部とデコーダ２４に
よつて選択された色データ出力部内の階調データ
は、交互にオアゲートOR，OR……を介して出
力され、この結果、デジタルカラーエンコーダ１
８の入力端には93ns毎に階調データが供給され
る。また、この場合の階調データは５ビツトであ
るから32階調を表現することが可能であるが、色
データ出力部の数が16であるから、32階調のうち
の任意の16階調（例えば、１階調おきの16階調や
明部の16階調）を設定することができる。

次に、デジタルカラーエンコーダ１８の動作を
説明する。振幅データによる表示を行う場合は、
信号BWが出力され、この結果、アンドゲート
AN１０〜AN１２が閉状態となり、乗算器３１
〜３３に0°，120°，240°信号が供給されなくなる
とともに、乗算器３１，３２，３３に信号BWが
供給される。これにより、乗算器３１，３２，３
３には階調データあるいは原色データが各々３ビ
ツトで入力する。そして乗算器３１，３２，３３
に入力した前記データの中で、予め選定したデー
タに階調表示に必要な係数を乗じて出力する。こ
の結果、加算器３８の出力信号は階調データに対
応する信号となり、いい換えれば振幅データに対
応する信号となる。したがつて、この加算器３８
の出力信号ををアナログ化したDAC１９の出力
信号はビデオデジタイザ１７によつてサンプリン
グされた外部ビデオ信号に対応する信号となる
（ただし、その振幅はカラーパレツト１３におけ
る階調の選び方によつて多少異なる場合がある。）そして、白黒表示を行う場合は、カラーバース
ト発生部３４からカラーバーストを出力させない
ようにする。これは、例えば第１１図に示すレジ
スタＬ，Ｌ……のすべてに予め“０”を書き込む
ことによつて行なわれる。そして、カラーバース
ト信号が出力されない場合、DAC１９から出力
されるビデオ信号は、CRT表示装置３によつて
単なる輝度信号として取り込まれる。すなわち、
ビデオ信号中にカラーバーストが重畳されていな
い場合は、CRT表示装置内のカラーキラー回路
が動作し、これによつて、CRT表示装置内の色
復調回路の動作が停止され、白黒表示がなされ
る。なお、カラーキラー回路とは、カラーバース
トの有無によつて色復調回路の動作を制御する回
路であり、CRT表示装置には一般い設けられて
いる回路である。

また、カラー表示を行う場合は、カラーバース
ト発生部３４からカラーバーストを発生させれば
よい。この場合、カラーバースト発生部３４の記
憶ブロツクB₀〜B₂にNTSC方式の標準カラーバ
ーストの振幅値を記憶させておけば、サンプリン
グした外部ビデオ信号と同じ色の画面を再現する
ことができる。また、記憶ブロツクB₀〜B₂に標
準値から位相をずらしたカラーバーストの振幅値
を記憶させれば、CRT表示装置３における色復
調軸がずれ、これによつて、任意の色付けを行う
ことができる。この実施例の場合は、0°，120°，
240°の３ポイントで色情報を与え、また、各ポイ
ントにおいては32種の色情報を与え得るから、原
理的には32³＝32768色の色付けが可能となる。

〔発明の効果〕

以上説明したように、この発明によれば、表示
面のドツトに対応してメモリ内に記憶されたドツ
トデータを走査に対応して順次読み出し、この読
み出したドツトデータに基づいて表示を行うデイ
スプレイコントローラにおいて、位相角に対応す
る角度信号の供給タイミングに応じて入力データ
と乗算するために設定された所定の係数、または
前記角度信号の入力が阻止されたとき入力データ
と乗算される階調表示に必要な係数を選択的に入
力データに乗算する乗算手段を備え、これにより
ビデオ信号と階調データに比例する値の信号を作
成するデジタルカラーエンコーダを具備したの
で、原色データのビツト数やドツトデータのビツ
ト数を増やすことなく、白黒表示時の諧調を増加
させることができる。

また、上記構成に加えて、前記デジタルカラー
エンコーダからビデオ信号または階調データに比
例する信号が出力されたとき、これらの信号にカ
ラーバーストを重畳させるか否かを制御するよう
にしたカラーバースト手段を具備すると、例え
ば、サンプリングした外部ビデオ信号と同じ色の
画面を再現することができる。

さらに、前記デジタルカラーエンコーダから、
前記ビデオ信号または階調データに比例する信号
が出力された場合にこれらの信号にカラーバース
トを重畳させるか否かを制御するとともに、カラ
ーバーストを重畳させる場合はその位相をも制御
するカラーバースト手段を具備すると、出力する
ビデオ信号に任意の色付けを行うことができ、従
来にない新規な表示効果を奏することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例の構成を示すブロ
ツク図、第２図，第３図は各々第１図に示す切換
レジスタ１２およびカラーパレツト１３の構成を
示すブロツク図、第４図はパルスφ₁，φ₂の波形
を示す波形図、第５図〜第７図は各々同実施例の
表示モードＧ〜Ｇにおける表示面のドツトと
VRAM２内のカラーコードとの関係を示す図、
第８図イ，ロはＧ，GVモードにおける信号
RASと０の波形を示す波形図、第９図イ〜
ニは各々Ｇモードにおける信号，０，
CAS１，HSRの波形を示す波形図、第１０図は
第１図に示すデジタルカラーエンコーダの構成を
示すブロツク図、第１１図は第１０図に示すカラ
ーバースト発生部３４の構成を示すブロツク図、
第１２図はカラーバーストを示す波形図、第１３
図は色復調軸を示す図、第１４図は第１０図に示
す乗算器３１の構成を示すブロツク図、第１５図
はデイスプレイコントローラを用いた場合の一般
的なデイスプレイ装置の構成を示すブロツク図で
ある。１３……カラーパレツト、１８……デジタルカ
ラーエンコーダ（デジタルエンコーダ）、３４…
…カラーバースト発生部（カラーバースト手段）。

Claims

【特許請求の範囲】１表示面のドツトに対応してメモリ内に記憶さ
れたドツトデータを走査に対応して順次読み出
し、この読み出したドツトデータに基づいて表示
を行うデイスプレイコントローラにおいて、位相角に対応する角度信号の供給タイミングに
応じて入力データと乗算するために設定された所
定の係数、または前記角度信号の入力が阻止され
たとき入力データと乗算される階調表示に必要な
係数を選択的に入力データに乗算する乗算手段を
備え、これによりビデオ信号と階調データに比例
する値の信号を作成するデジタルカラーエンコー
ダを有することを特徴とするデイスプレイコント
ローラ。２表示面のドツトに対応してメモリ内に記憶さ
れたドツトデータを走査に対応して順次読み出
し、この読み出したドツトデータに基づいて表示
を行うデイスプレイコントローラにおいて、 (イ) 位相角に対応する角度信号の供給タイミング
に応じて入力データと乗算するために設定され
た所定の係数、または前記角度信号の入力が阻
止されたとき入力データと乗算される階調表示
に必要な係数を選択的に入力データに乗算する
乗算手段を備え、これによりビデオ信号と階調
データに比例する値の信号を作成するデジタル
カラーエンコーダと、 (ロ) 前記デジタルカラーエンコーダからビデオ信
号または階調データに比例する信号が出力され
たとき、これらの信号にカラーバーストを重畳
させるか否かを制御するようにしたカラーバー
スト手段とを具備したことを特徴とするデイス
プレイコントローラ。３前記カラーバーストを重畳させたとき、該カ
ラーバーストの位相を制御できるようにしたこと
を特徴とする特許請求の範囲第２項記載のデイス
プレイコントローラ。