JPH0562464B2 - - Google Patents
Info
- Publication number
- JPH0562464B2 JPH0562464B2 JP58243817A JP24381783A JPH0562464B2 JP H0562464 B2 JPH0562464 B2 JP H0562464B2 JP 58243817 A JP58243817 A JP 58243817A JP 24381783 A JP24381783 A JP 24381783A JP H0562464 B2 JPH0562464 B2 JP H0562464B2
- Authority
- JP
- Japan
- Prior art keywords
- groove
- trench
- depression
- polysilicon
- aluminum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
［技術分野］
この発明は、半導体技術に関し、例えば半導体
装置における素子間の分離領域の形成に利用して
有効な技術に関する。
装置における素子間の分離領域の形成に利用して
有効な技術に関する。
［背景技術］
従来、半導体集積回路における素子間の分離法
として、拡散層を用いた接合分離法と基板表面の
LOCOSと呼ばれる選択酸化膜を利用した酸化膜
分離法が行なわれている。ところが、これらの分
離法では、素子分離領域の幅が比較的大きくされ
てしまい、素子を微細化して行くに従つて素子分
離領域の占める割合が大きくなり、LSI（大規模
集積回路）の高密度化を図る上での障害となる。
として、拡散層を用いた接合分離法と基板表面の
LOCOSと呼ばれる選択酸化膜を利用した酸化膜
分離法が行なわれている。ところが、これらの分
離法では、素子分離領域の幅が比較的大きくされ
てしまい、素子を微細化して行くに従つて素子分
離領域の占める割合が大きくなり、LSI（大規模
集積回路）の高密度化を図る上での障害となる。
そこで、本出願人は、素子分離領域となる部分
を削つてＵ字状の溝を形成し、この溝の内側に酸
化膜を形成してから溝の中をポリシリコン（多結
晶シリコン）のような誘電体で埋めることによつ
て素子分離領域とするＵ溝分離法と称する分離技
術を提案した（特願昭57−168355号）。
を削つてＵ字状の溝を形成し、この溝の内側に酸
化膜を形成してから溝の中をポリシリコン（多結
晶シリコン）のような誘電体で埋めることによつ
て素子分離領域とするＵ溝分離法と称する分離技
術を提案した（特願昭57−168355号）。
上記先願発明は、Ｐ型半導体基板１上にN+型
埋込層２およびN-型エピタキシヤル層３を形成
した後、方向性のエツチングによりN+型埋込層
２を突き抜けるように溝４を形成する。その後、
熱酸化により基板表面および溝４の内側に酸化膜
（SiO2膜）等の絶縁膜５を形成する。それから、
CVD法でポリシリコン６を厚く堆積させて溝４
を埋めた後、公知の技術により、素子領域内にＮ
型コレクタ引上げ領域７、Ｐ型ベース領域８、Ｎ
型エミツタ領域９を形成してから、保護膜１１に
開口したコンタクトホール１２を介してアルミニ
ウム電極１３を接続するというものである（第１
図参照）。
埋込層２およびN-型エピタキシヤル層３を形成
した後、方向性のエツチングによりN+型埋込層
２を突き抜けるように溝４を形成する。その後、
熱酸化により基板表面および溝４の内側に酸化膜
（SiO2膜）等の絶縁膜５を形成する。それから、
CVD法でポリシリコン６を厚く堆積させて溝４
を埋めた後、公知の技術により、素子領域内にＮ
型コレクタ引上げ領域７、Ｐ型ベース領域８、Ｎ
型エミツタ領域９を形成してから、保護膜１１に
開口したコンタクトホール１２を介してアルミニ
ウム電極１３を接続するというものである（第１
図参照）。
ところで、上記Ｕ溝分離法においては、ポリシ
リコン６を被覆性のすぐれた低圧の化学的気相成
長法（LP−CVD法）で付着させると、ポリシリ
コン６の表面が比較的平坦化される。ところが、
このような被覆性のすぐれたLP−CVD法でポリ
シリコン６を形成しても、ポリシリコン６は等方
的に成長が進むため、第２図に示すように溝の端
部から最も離れている溝の中心部の上に深さｄな
る窪み１０が生じてしまう。
リコン６を被覆性のすぐれた低圧の化学的気相成
長法（LP−CVD法）で付着させると、ポリシリ
コン６の表面が比較的平坦化される。ところが、
このような被覆性のすぐれたLP−CVD法でポリ
シリコン６を形成しても、ポリシリコン６は等方
的に成長が進むため、第２図に示すように溝の端
部から最も離れている溝の中心部の上に深さｄな
る窪み１０が生じてしまう。
その後、ポリシリコン６をドライエツチングで
素子領域の表面が露出されるまでエツチングを行
なつた場合にも、ポリシリコン６の表面の形状は
ほとんど変化することなく下方へ向かつてエツチ
ングが進むので、溝４の上の部分には第３図に示
すごとく、窪み１０がそのまま残つてしまう。
素子領域の表面が露出されるまでエツチングを行
なつた場合にも、ポリシリコン６の表面の形状は
ほとんど変化することなく下方へ向かつてエツチ
ングが進むので、溝４の上の部分には第３図に示
すごとく、窪み１０がそのまま残つてしまう。
しかも、第４図に示すように、分離用の溝４が
十字状に交わるような個所では、交叉点の中心部
が、直線的な溝の中心部よりも更に溝の角部から
離れているため、窪み１０の深さが最も深くなる
ことが分かつた。
十字状に交わるような個所では、交叉点の中心部
が、直線的な溝の中心部よりも更に溝の角部から
離れているため、窪み１０の深さが最も深くなる
ことが分かつた。
例えば、分離用の溝４の幅を2.0μｍ、ポリシリ
コン６の厚みを3μｍ程度にした場合、直線的な
溝の中心の窪みの深さは0.17μｍ程度であるのに
対し、十字状交叉点では0.35μｍ程度の窪みが生
じてしまう。
コン６の厚みを3μｍ程度にした場合、直線的な
溝の中心の窪みの深さは0.17μｍ程度であるのに
対し、十字状交叉点では0.35μｍ程度の窪みが生
じてしまう。
そのため、その後、第５図のごとく保護膜１１
を形成し、その上にアルミニウムを蒸着してホト
エツチングにより、アルミ電極およびアルミ配線
１３ａ，１３ｂを形成したときに、アルミニウム
の一部が分離用の溝４の上の窪み１０内に残つて
しまい、この残留アルミニウム片１３ｃによつて
配線１３ａ，１３ｂ間が短絡されるおそれがあ
る。
を形成し、その上にアルミニウムを蒸着してホト
エツチングにより、アルミ電極およびアルミ配線
１３ａ，１３ｂを形成したときに、アルミニウム
の一部が分離用の溝４の上の窪み１０内に残つて
しまい、この残留アルミニウム片１３ｃによつて
配線１３ａ，１３ｂ間が短絡されるおそれがあ
る。
また、このようなアルミ配線間の短絡事故を防
止するには、分離用溝の交叉点近傍に配設される
アルミ配線の間隔を広くしてやらなければならな
いため、LSIの高集積化の妨げになる。以上のこ
とが本発明者によつて明らかにされた。
止するには、分離用溝の交叉点近傍に配設される
アルミ配線の間隔を広くしてやらなければならな
いため、LSIの高集積化の妨げになる。以上のこ
とが本発明者によつて明らかにされた。
［発明の目的］
この発明の目的は、素子間の分離領域となる部
分に溝を掘つて誘電体で埋めてやることにより分
離領域とするようにした半導体装置において、プ
ロセス等によつて決まるような通常の配線ピツチ
でアルミ配線を配設しても、分離用溝の上に残つ
てしまう残留アルミニウム片によつてアルミ配線
間の短絡事故が生じないようにすることにある。
分に溝を掘つて誘電体で埋めてやることにより分
離領域とするようにした半導体装置において、プ
ロセス等によつて決まるような通常の配線ピツチ
でアルミ配線を配設しても、分離用溝の上に残つ
てしまう残留アルミニウム片によつてアルミ配線
間の短絡事故が生じないようにすることにある。
この発明の他の目的は、Ｔ字状に交叉する分離
用溝を近接して設ける場合、二つのＴ字路を配線
間の短絡を防止しながらどこまで近づけられるか
その臨界条件を提供することにある。
用溝を近接して設ける場合、二つのＴ字路を配線
間の短絡を防止しながらどこまで近づけられるか
その臨界条件を提供することにある。
この発明の前記ならびにそのほかの目的と新規
な特徴については、本明細書の記述および添附図
面から明かになるであろう。
な特徴については、本明細書の記述および添附図
面から明かになるであろう。
［発明の概要］
本願において開示される発明のうち代表的なも
のの概要を説明すれば、下記のとおりである。
のの概要を説明すれば、下記のとおりである。
すなわち、この発明は、素子間の分離領域とな
る部分に溝を掘つて誘電体で埋めてやることによ
り分離領域とするようにした半導体装置におい
て、十字状に交わる溝の中心に生じる窪みはＴ字
状に交わる溝の中心の窪みよりも深くなることに
着目し、分離用の溝が必ずＴ字状もしくはＹ字状
に交わるように分離領域のパターンを形成するこ
とによつて、分離用の溝が十字状に交わるのを禁
止して、溝の交叉点の中央部に深い窪みが形成さ
れないようにし、これによつて、窪み内に残るア
ルミニウム片の量（面積）を減少させて配線間の
短絡事故を防止するという上記目的を達成するも
のである。
る部分に溝を掘つて誘電体で埋めてやることによ
り分離領域とするようにした半導体装置におい
て、十字状に交わる溝の中心に生じる窪みはＴ字
状に交わる溝の中心の窪みよりも深くなることに
着目し、分離用の溝が必ずＴ字状もしくはＹ字状
に交わるように分離領域のパターンを形成するこ
とによつて、分離用の溝が十字状に交わるのを禁
止して、溝の交叉点の中央部に深い窪みが形成さ
れないようにし、これによつて、窪み内に残るア
ルミニウム片の量（面積）を減少させて配線間の
短絡事故を防止するという上記目的を達成するも
のである。
［実施例］
第６図は、本発明が適用された半導体装置にお
ける分離用溝の一実施例を示す平面図である。
ける分離用溝の一実施例を示す平面図である。
この実施例では、分離用の溝４が十字状に交叉
しないようにするため、各分離用溝４をＴ字状に
交叉させるようにしてある。ただし、このＴ字状
の交叉点は次に述べるようにある程度まで近接さ
せることができる。
しないようにするため、各分離用溝４をＴ字状に
交叉させるようにしてある。ただし、このＴ字状
の交叉点は次に述べるようにある程度まで近接さ
せることができる。
上記分離用溝４のＴ字状の交叉点をどこまで近
接させることができるかを以下に説明する。
接させることができるかを以下に説明する。
図において、各分離用の溝４の幅をｗ、２つの
交叉点の間隔をｋとする。この間隔ｋは、第６図
中、左右方向に延在する分離用の溝４に上下方向
に延在する分離用の溝４が交差する前のこの分離
用の溝４の溝幅の中心位置（中心軸）に対して、
分離用の溝４が交差した後のこの分離用の溝４の
溝幅の中心位置がずれる量に相当する。LP−
CVD法による溝内へのポリシリコンの形成が理
想的な被覆性をもつてなされたとすると、ポリシ
リコンは等方的すなわち全方向に等速度で成長す
る。つまり、溝内のポリシリコン６は、第７図
ａ，ｂに示すように成長して行く。
交叉点の間隔をｋとする。この間隔ｋは、第６図
中、左右方向に延在する分離用の溝４に上下方向
に延在する分離用の溝４が交差する前のこの分離
用の溝４の溝幅の中心位置（中心軸）に対して、
分離用の溝４が交差した後のこの分離用の溝４の
溝幅の中心位置がずれる量に相当する。LP−
CVD法による溝内へのポリシリコンの形成が理
想的な被覆性をもつてなされたとすると、ポリシ
リコンは等方的すなわち全方向に等速度で成長す
る。つまり、溝内のポリシリコン６は、第７図
ａ，ｂに示すように成長して行く。
そのため、０≦ｋ＜ｗ／２の場合には、溝４の
交叉点の角部Ａ，Ｂ，Ｃ，Ｄ（第７図）から最も
離れた点ＥおよびＦにおいて結晶の成長が一番遅
れるため、窪み１０が最も深くなる。
交叉点の角部Ａ，Ｂ，Ｃ，Ｄ（第７図）から最も
離れた点ＥおよびＦにおいて結晶の成長が一番遅
れるため、窪み１０が最も深くなる。
この場合、形成されたポリシリコン６の膜厚を
ｔとおき、Ａ点をＸ、Ｙ、Ｚ軸座標の基準点
（０、０、０）にとると、Ｂ点、Ｃ点およびＤ点
の座標は、それぞれ（ｋ、ｗ、０）、（ｗ、０、
０）、（ｗ＋ｋ、ｗ、０）となる。また、Ｄ点の座
標を（ｘ、ｙ、ｚ）とおくと、“Ｅ点はＡ、Ｂ、
Ｃの各点から等距離にあり、かつその距離はポリ
シリコン６の厚みｔに等しい”との条件より、次
式 x2＋y2＋z2＝t2 （ｘ−ｋ）2＋（ｙ−ｋ）2＋z2＝t2 （ｘ−ｗ）2＋y2＋z2＝t2 が成立する。これらの式より、ｘ、ｙを消去して
ｚについて求めると、 ｚ＝√2−14［2＋１2｛（−）2＋｝
2］ となる。
ｔとおき、Ａ点をＸ、Ｙ、Ｚ軸座標の基準点
（０、０、０）にとると、Ｂ点、Ｃ点およびＤ点
の座標は、それぞれ（ｋ、ｗ、０）、（ｗ、０、
０）、（ｗ＋ｋ、ｗ、０）となる。また、Ｄ点の座
標を（ｘ、ｙ、ｚ）とおくと、“Ｅ点はＡ、Ｂ、
Ｃの各点から等距離にあり、かつその距離はポリ
シリコン６の厚みｔに等しい”との条件より、次
式 x2＋y2＋z2＝t2 （ｘ−ｋ）2＋（ｙ−ｋ）2＋z2＝t2 （ｘ−ｗ）2＋y2＋z2＝t2 が成立する。これらの式より、ｘ、ｙを消去して
ｚについて求めると、 ｚ＝√2−14［2＋１2｛（−）2＋｝
2］ となる。
ここで、Ｅ点における窪み１０の深さｄは、溝
以外の部分のポリシリコン６の膜厚ｔからＥ点の
高さｚを引いたものであるから、ｄ＝ｔ−ｚであ
る。
以外の部分のポリシリコン６の膜厚ｔからＥ点の
高さｚを引いたものであるから、ｄ＝ｔ−ｚであ
る。
従つて、０≦ｋ＜ｗ／２の場合における窪み１
０の深さｄは、 ｄ(k)＝ｔ−√2−14［2＋
１2｛（−）2＋｝2］ となる。Ｆ点についても同様である。
０の深さｄは、 ｄ(k)＝ｔ−√2−14［2＋
１2｛（−）2＋｝2］ となる。Ｆ点についても同様である。
一方、Ｔ字路間の距離ｋが、ポリシリコンの膜
厚ｔの半分ｗ／２よりも大きくなると、窪み１０
の最も深い点は、第８図ｄからも分かるようにＴ
字状の交叉点におけるＡ，Ｃ点およびこれと反対
側の壁Ｇからそれぞれ等距離にある点と同等にな
る。
厚ｔの半分ｗ／２よりも大きくなると、窪み１０
の最も深い点は、第８図ｄからも分かるようにＴ
字状の交叉点におけるＡ，Ｃ点およびこれと反対
側の壁Ｇからそれぞれ等距離にある点と同等にな
る。
従つて、この場合には、窪みの深さは距離ｋに
関係しなくなり、ｋ＝ｗ／２とおくことによつ
て、窪み１０の深さｄは、 ｄ＝ｔ−√2−2564・2となる。
関係しなくなり、ｋ＝ｗ／２とおくことによつ
て、窪み１０の深さｄは、 ｄ＝ｔ−√2−2564・2となる。
一例として、分離用の溝４の幅ｗを2.6μｍと
し、ポリシリコン６の膜厚ｔを3.0μｍとした場合
の交叉点における最も深い窪みの深さｄのＴ字路
間距離ｋに対する依存性を、第９図に示す。
し、ポリシリコン６の膜厚ｔを3.0μｍとした場合
の交叉点における最も深い窪みの深さｄのＴ字路
間距離ｋに対する依存性を、第９図に示す。
さらに、上記窪み１０の深さｄを、Ｔ字路間距
離が充分に大きな場合の最も浅い窪みの深さで正
規化したものをｒとし、これを窪み１０の深さの
ばらつきの目安とすれば、 ｏ≦ｋ＜ｗ／２では、 ｒ＝ｄ(k)／ｄ（ｗ／２）＝ｔ−√2−14［2＋１
2｛（−）2＋｝2］／ｔ−√2−2564
2 また、ｋ≧ｗ／２ではｒ＝１となる。
離が充分に大きな場合の最も浅い窪みの深さで正
規化したものをｒとし、これを窪み１０の深さの
ばらつきの目安とすれば、 ｏ≦ｋ＜ｗ／２では、 ｒ＝ｄ(k)／ｄ（ｗ／２）＝ｔ−√2−14［2＋１
2｛（−）2＋｝2］／ｔ−√2−2564
2 また、ｋ≧ｗ／２ではｒ＝１となる。
上式より、ポリシリコン６の膜厚ｔが大きくな
るほど、窪み１０の深さｄは小さくなることが分
かる。
るほど、窪み１０の深さｄは小さくなることが分
かる。
しかも、膜厚ｔが溝幅ｗに比べて十分に大きけ
れば、上式における分子のルートの項と、分母の
ルートの項をそれぞれテイラー展開して、第２項
以降を省略して近似することにより、 ｏ≦ｋ＜ｗ／２では、 ｒ＝１／（２・４）×１／t2［w2＋１／w2｛（ｋ
−ｗ）2＋wk｝2］／［25／（２・64）×w2／t2］＝1
６／２５×［１＋｛（ｋ／ｗ−１）2＋ｋ／ｗ｝2］が得
ら
れる。
れば、上式における分子のルートの項と、分母の
ルートの項をそれぞれテイラー展開して、第２項
以降を省略して近似することにより、 ｏ≦ｋ＜ｗ／２では、 ｒ＝１／（２・４）×１／t2［w2＋１／w2｛（ｋ
−ｗ）2＋wk｝2］／［25／（２・64）×w2／t2］＝1
６／２５×［１＋｛（ｋ／ｗ−１）2＋ｋ／ｗ｝2］が得
ら
れる。
また、ｋ≧ｗ／２ではもちろんｒ＝１である。
上式をグラフにして、ｒのｋ／ｗに対する依存
性を示すと第１０図のようになる。このグラフよ
り、ｋ／ｗを0.28以上にすれば、窪み１０の深さ
ｄのばらつき度ｒは、1.05以下になる。しかし
て、窪み１０の深さｄとこの窪み内に残るアルミ
ニウム片の大きさは略比例関係にあるので、上記
ばらつき度ｒが1.05以下になれば、窪み１０内に
残るアルミニウム片の大きさをかなり小さくさせ
ることができる。
性を示すと第１０図のようになる。このグラフよ
り、ｋ／ｗを0.28以上にすれば、窪み１０の深さ
ｄのばらつき度ｒは、1.05以下になる。しかし
て、窪み１０の深さｄとこの窪み内に残るアルミ
ニウム片の大きさは略比例関係にあるので、上記
ばらつき度ｒが1.05以下になれば、窪み１０内に
残るアルミニウム片の大きさをかなり小さくさせ
ることができる。
このことは、Ｔ字路間距離ｋと窪み１０との大
きさとの関係を示す第８図ａ〜ｄを見るとよく分
かる。
きさとの関係を示す第８図ａ〜ｄを見るとよく分
かる。
従つて、この実施例によれば、例えば分離用の
溝４の上部の幅ｗを2.6μｍ、また、ポリシリコン
６の膜厚ｔを3.0μｍとした場合には、２つの溝が
交わるＴ字路の間隔ｋが0.28・ｗすなわちこの場
合0.73μｍ以下に接近しないようにしてやれば、
窪み１０の深さｄのばらつき度ｒを1.05以下にし
てやることができる。
溝４の上部の幅ｗを2.6μｍ、また、ポリシリコン
６の膜厚ｔを3.0μｍとした場合には、２つの溝が
交わるＴ字路の間隔ｋが0.28・ｗすなわちこの場
合0.73μｍ以下に接近しないようにしてやれば、
窪み１０の深さｄのばらつき度ｒを1.05以下にし
てやることができる。
前記第６図は、上記条件下において、Ｔ字路間
距離ｋが0.75μｍで近接している場合の状態を示
す。この図面において、点Ｎ，Ｊ，Ｋ，Ｆ，Ｌ，
Ｅ，Ｇ，Ｈ，Ｉ，Ｍに沿つた断面形状を誇張して
示すと第１１図のようになる。上記溝内の各点Ｋ
〜Ｈは、溝以外の部分（点Ｎ，Ｊ，Ｉ，Ｍ等）に
比べてＪ−ＫもしくはＩ−Ｈだけの段差を持つて
いる。そして、点Ｆ−Ｅ間に窪み内の最も深い点
Ｌが存在するようになるが、点Ｊ−Ｌ間もしくは
Ｉ−Ｌ間の高さとＪ−Ｋ間もしくはＩ−Ｈ間の高
さは、それぞれ0.50μｍと0.48μｍとなり、その差
は約４％にしかならない。
距離ｋが0.75μｍで近接している場合の状態を示
す。この図面において、点Ｎ，Ｊ，Ｋ，Ｆ，Ｌ，
Ｅ，Ｇ，Ｈ，Ｉ，Ｍに沿つた断面形状を誇張して
示すと第１１図のようになる。上記溝内の各点Ｋ
〜Ｈは、溝以外の部分（点Ｎ，Ｊ，Ｉ，Ｍ等）に
比べてＪ−ＫもしくはＩ−Ｈだけの段差を持つて
いる。そして、点Ｆ−Ｅ間に窪み内の最も深い点
Ｌが存在するようになるが、点Ｊ−Ｌ間もしくは
Ｉ−Ｌ間の高さとＪ−Ｋ間もしくはＩ−Ｈ間の高
さは、それぞれ0.50μｍと0.48μｍとなり、その差
は約４％にしかならない。
そのため、窪み１０内に残るアルミニウムの残
留量も、これを挟むようにして形成された一対の
アルミ配線間を短絡させるおそれがない程度に充
分に少なくされる。その結果、アルミ配線の形成
に際して何ら問題が生じることがなく、集積度の
高い半導体装置を実現することが可能となる。
留量も、これを挟むようにして形成された一対の
アルミ配線間を短絡させるおそれがない程度に充
分に少なくされる。その結果、アルミ配線の形成
に際して何ら問題が生じることがなく、集積度の
高い半導体装置を実現することが可能となる。
なお、上記実施例では、各分離用の溝４が十字
状に交叉しないようにするため、互いにＴ字状に
交叉するようにするとともに、その場合における
各Ｔ字状の交叉点をどこまで近づけて配設できる
か、その臨界条件を考察したものについて説明し
たが、上記のようなＴ字状の交叉点とする代わり
に、各分離用の溝がＹ字状に交叉して素子間を分
離するように構成してもよい。このようにした場
合にも、各交叉点を十字状に構成したものに比べ
て交叉部の溝の上に形成される窪みが小さくさ
れ、アルミ配線形成時における配線間の短絡事故
を防止する効果がある。
状に交叉しないようにするため、互いにＴ字状に
交叉するようにするとともに、その場合における
各Ｔ字状の交叉点をどこまで近づけて配設できる
か、その臨界条件を考察したものについて説明し
たが、上記のようなＴ字状の交叉点とする代わり
に、各分離用の溝がＹ字状に交叉して素子間を分
離するように構成してもよい。このようにした場
合にも、各交叉点を十字状に構成したものに比べ
て交叉部の溝の上に形成される窪みが小さくさ
れ、アルミ配線形成時における配線間の短絡事故
を防止する効果がある。
上記のように各交叉点をＹ字状にした場合にお
ける各交叉点の近接可能な距離的臨界条件は、上
記実施例において求めた条件0.28・ｗとは一致し
ない。ただし、上記実施例と同一の手法により、
交叉点の上に生ずる窪みをばらつき度ｒで正規化
して、ｒが例えば1.05以下になるような条件を求
めることにより、容易にその臨界条件を得ること
ができる。
ける各交叉点の近接可能な距離的臨界条件は、上
記実施例において求めた条件0.28・ｗとは一致し
ない。ただし、上記実施例と同一の手法により、
交叉点の上に生ずる窪みをばらつき度ｒで正規化
して、ｒが例えば1.05以下になるような条件を求
めることにより、容易にその臨界条件を得ること
ができる。
［効果］
(1) 素子間の分離領域となる部分に溝を掘つて誘
電体で埋めてやることにより分離領域とするよ
うにした半導体装置において、分離用の溝が必
ずＴ字状もしくはＹ字状に交わるように分離領
域のパターンを形成するようにしたので、分離
用の溝が十字状に交わるのが防止され、溝の交
叉点の中央付近にできる窪みの深さが十字路の
交叉点に比べて浅くなるという作用により、ア
ルミ配線形成時のホトエツチングの際に、窪み
内に残るアルミニウム片の量（面積）が減少さ
れて配線間の短絡事故が防止され、これによつ
て集積度の高い半導体装置を実現できるように
なるという効果がある。
電体で埋めてやることにより分離領域とするよ
うにした半導体装置において、分離用の溝が必
ずＴ字状もしくはＹ字状に交わるように分離領
域のパターンを形成するようにしたので、分離
用の溝が十字状に交わるのが防止され、溝の交
叉点の中央付近にできる窪みの深さが十字路の
交叉点に比べて浅くなるという作用により、ア
ルミ配線形成時のホトエツチングの際に、窪み
内に残るアルミニウム片の量（面積）が減少さ
れて配線間の短絡事故が防止され、これによつ
て集積度の高い半導体装置を実現できるように
なるという効果がある。
(2) 素子間を分離する溝がＴ字状に交叉するよう
に分離領域のパターンを形成するとともに、各
Ｔ字状の交叉点間を近接させることができる最
小距離に関する臨界条件（0.28・ｗ）を設定し
たので、その条件を必ず満たすように分離領域
を形成すれば、アルミ配線形成時の短絡事故を
確実防止できる保証が与えられるという作用に
より、分離領域のパターン設計が容易に行なえ
るようになるという効果がある。
に分離領域のパターンを形成するとともに、各
Ｔ字状の交叉点間を近接させることができる最
小距離に関する臨界条件（0.28・ｗ）を設定し
たので、その条件を必ず満たすように分離領域
を形成すれば、アルミ配線形成時の短絡事故を
確実防止できる保証が与えられるという作用に
より、分離領域のパターン設計が容易に行なえ
るようになるという効果がある。
以上本発明者によつてなされた発明を実施例に
基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。例えば、分離用の溝の内側に充填される物質
はポリシリコンに限定されず他の誘導体であつて
もよい。また、溝の内側に形成される絶縁膜は酸
化膜のみでなく、酸化膜と窒化膜の二層あるいは
三層構造であつてもよい。さらに、溝の形状は、
Ｕ字状に限定されるものでなく、Ｖ字状であつて
もよい。
基づき具体的に説明したが、本発明は上記実施例
に限定されるものではなく、その要旨を逸脱しな
い範囲で種々変更可能であることはいうまでもな
い。例えば、分離用の溝の内側に充填される物質
はポリシリコンに限定されず他の誘導体であつて
もよい。また、溝の内側に形成される絶縁膜は酸
化膜のみでなく、酸化膜と窒化膜の二層あるいは
三層構造であつてもよい。さらに、溝の形状は、
Ｕ字状に限定されるものでなく、Ｖ字状であつて
もよい。
［利用分野］
この発明は、バイポーラ集積回路におけるバイ
ポーラトランジスタ間の分離領域のみでなく、
MOS集積回路等における素子間の分離領域の形
成にも利用できるものである。
ポーラトランジスタ間の分離領域のみでなく、
MOS集積回路等における素子間の分離領域の形
成にも利用できるものである。
第１図は、Ｕ溝分離法を適用した先願の半導体
装置におけるバイポーラトランジスタおよびその
素子間分離領域の構成例を示す断面図、第２図お
よび第３図は、Ｕ溝分離領域の形成方法と溝の上
部に生ずる窪みとの関係を示す断面図、第４図は
分離用溝の交叉点の上の窪みに残るアルミニウム
片とアルミ配線との関係を示す平面図、第５図は
第４図における−に沿つた断面図、第６図は
分離用溝の交叉の仕方の一例を示す平面図、第７
図ａ，ｂは分離用溝内に充填されるポリシリコン
の成長の仕方を示す説明図、第８図ａ〜ｄは、２
つのＴ字路（Ｔ字路交叉点）間の距離とその上に
生ずる窪みの形状（大きさ）との関係を示す平面
説明図、第９図は、Ｔ字路間距離ｋと窪みの深さ
ｄとの関係を示す特性説明図、第１０図は、Ｔ字
路間距離ｋと窪みの深さｄのばらつき度ｒとの関
係を示す特性説明図、第１１図は、第８図におけ
る点Ｎ−Ｋ−Ｅ−Ｈ−Ｍに沿つた断面説明図であ
る。 １……半導体基板、２……N+型埋込層、３…
…N-型エピタキシヤル層、４……分離用溝、５
……絶縁膜、６……誘電体（ポリシリコン）、７
……コレクタ引上げ領域、８……ベース領域、９
……エミツタ領域、１０……窪み、１１……保護
膜、１２……コンタクトホール、１３……アルミ
電極、１３ａ，１３ｂ……アルミ配線、１３ｃ…
…残留アルミニウム片。
装置におけるバイポーラトランジスタおよびその
素子間分離領域の構成例を示す断面図、第２図お
よび第３図は、Ｕ溝分離領域の形成方法と溝の上
部に生ずる窪みとの関係を示す断面図、第４図は
分離用溝の交叉点の上の窪みに残るアルミニウム
片とアルミ配線との関係を示す平面図、第５図は
第４図における−に沿つた断面図、第６図は
分離用溝の交叉の仕方の一例を示す平面図、第７
図ａ，ｂは分離用溝内に充填されるポリシリコン
の成長の仕方を示す説明図、第８図ａ〜ｄは、２
つのＴ字路（Ｔ字路交叉点）間の距離とその上に
生ずる窪みの形状（大きさ）との関係を示す平面
説明図、第９図は、Ｔ字路間距離ｋと窪みの深さ
ｄとの関係を示す特性説明図、第１０図は、Ｔ字
路間距離ｋと窪みの深さｄのばらつき度ｒとの関
係を示す特性説明図、第１１図は、第８図におけ
る点Ｎ−Ｋ−Ｅ−Ｈ−Ｍに沿つた断面説明図であ
る。 １……半導体基板、２……N+型埋込層、３…
…N-型エピタキシヤル層、４……分離用溝、５
……絶縁膜、６……誘電体（ポリシリコン）、７
……コレクタ引上げ領域、８……ベース領域、９
……エミツタ領域、１０……窪み、１１……保護
膜、１２……コンタクトホール、１３……アルミ
電極、１３ａ，１３ｂ……アルミ配線、１３ｃ…
…残留アルミニウム片。
Claims (1)
- １ 半導体基板の主面を第１方向に延在する第１
溝に、前記半導体基板の主面を前記第１方向と交
差する第２方向に延在する第２溝が交差し、前記
第１溝、第２溝の夫々に埋込材が充填され、前記
第１溝及び第２溝の上部に配線が配設される半導
体装置において、前記第１溝に交差する前の前記
第２溝の溝幅の中心位置に対して、前記第１溝を
交差した後の前記第２溝の溝幅の中心位置を前記
第１方向にずらし、前記第１溝、第２溝の夫々
に、溝内側壁、溝内底面の夫々で実質的に均一な
膜厚で成長させた埋込材が充填され、前記第１溝
及び第２溝の上部であつて、前記第１溝、第２溝
の夫々の交差部分を挟んで離隔しかつ電気的に分
離された配線を配設したことを特徴とする半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243817A JPS60136328A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243817A JPS60136328A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136328A JPS60136328A (ja) | 1985-07-19 |
| JPH0562464B2 true JPH0562464B2 (ja) | 1993-09-08 |
Family
ID=17109365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243817A Granted JPS60136328A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136328A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0317786A3 (en) * | 1987-11-23 | 1991-01-16 | Texas Instruments Incorporated | Constant width trench for wafer processing |
| US5094973A (en) * | 1987-11-23 | 1992-03-10 | Texas Instrument Incorporated | Trench pillar for wafer processing |
| US5448102A (en) * | 1993-06-24 | 1995-09-05 | Harris Corporation | Trench isolation stress relief |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384692A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Semiconductor device |
| JPS5643171U (ja) * | 1979-09-10 | 1981-04-20 | ||
| JPS58168256A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 半導体装置 |
-
1983
- 1983-12-26 JP JP58243817A patent/JPS60136328A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60136328A (ja) | 1985-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635090A (en) | Tapered groove IC isolation | |
| US5616514A (en) | Method of fabricating a micromechanical sensor | |
| US4746963A (en) | Isolation regions formed by locos followed with groove etch and refill | |
| JP3156998B2 (ja) | 半導体デバイスの製造方法 | |
| US7084508B2 (en) | Semiconductor device with multiple layer insulating film | |
| US5232866A (en) | Isolated films using an air dielectric | |
| JP3313024B2 (ja) | トレンチ分離構造の最適化方法 | |
| EP0091507B1 (en) | Method of manufacturing a semi-conductor device comprising dielectric isolation regions | |
| JPH0526337B2 (ja) | ||
| JPH05121379A (ja) | 半導体装置の製造方法 | |
| JPH0347740B2 (ja) | ||
| JPS631753B2 (ja) | ||
| JPS6212660B2 (ja) | ||
| US4656054A (en) | Method of manufacturing a semiconductor device involving a capacitor | |
| JPS6185838A (ja) | 半導体装置の製造方法 | |
| JPH05849B2 (ja) | ||
| US8530999B2 (en) | Semiconductor component with isolation trench intersections | |
| JPS60136328A (ja) | 半導体装置 | |
| US5468989A (en) | Semiconductor integrated circuit device having an improved vertical bipolar transistor structure | |
| JPS6080244A (ja) | 半導体装置の素子分離方法 | |
| USRE34400E (en) | Method for fabricating isolation region in semiconductor devices | |
| JPH0522390B2 (ja) | ||
| JPS6255700B2 (ja) | ||
| JPH04390B2 (ja) | ||
| JPS62130537A (ja) | 集積回路の素子間分離方法 |