JPS60136328A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS60136328A JPS60136328A JP58243817A JP24381783A JPS60136328A JP S60136328 A JPS60136328 A JP S60136328A JP 58243817 A JP58243817 A JP 58243817A JP 24381783 A JP24381783 A JP 24381783A JP S60136328 A JPS60136328 A JP S60136328A
- Authority
- JP
- Japan
- Prior art keywords
- shape
- grooves
- groove
- depression
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
- H10W10/01—Manufacture or treatment
Landscapes
- Element Separation (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[技術分野]
この発明は、半導体技術に関し、例えば半導体装置にお
ける素子間の分離領域の形成に利用して有効な技術に関
する。
ける素子間の分離領域の形成に利用して有効な技術に関
する。
[背景技術]
従来、半導体集積回路における素子間の分離法として、
拡散層を用いた接合分離法と基板表面のLOGO8と呼
ばれる選択酸化膜を利用した酸化膜分離法が行なわれて
いる。ところが、こ6らの分離法では、素子分離領域の
幅が比較的大きくされてしまい、素子を微細化して行く
に従って素子分離領域の占める割合が大きくなり、LS
I(大規模集積回路)の高密度化を図る上での障害とな
そこで1本出願人は、素子分離領域となる部分を削って
U字状の溝を形成し、この溝の内側に酸化膜を形成して
から溝の中をポリシリコン(多結晶シリコン)のような
誘電体で埋めることによっ° て素子分離領域とするU
溝分離法と称する分離技術を提案した(特願昭57−1
68355号)。
拡散層を用いた接合分離法と基板表面のLOGO8と呼
ばれる選択酸化膜を利用した酸化膜分離法が行なわれて
いる。ところが、こ6らの分離法では、素子分離領域の
幅が比較的大きくされてしまい、素子を微細化して行く
に従って素子分離領域の占める割合が大きくなり、LS
I(大規模集積回路)の高密度化を図る上での障害とな
そこで1本出願人は、素子分離領域となる部分を削って
U字状の溝を形成し、この溝の内側に酸化膜を形成して
から溝の中をポリシリコン(多結晶シリコン)のような
誘電体で埋めることによっ° て素子分離領域とするU
溝分離法と称する分離技術を提案した(特願昭57−1
68355号)。
上記先願発明は、P型半導体基板1上にN+型埋込層2
およびN−型エピタキシャル層3を形成した後、方向性
のエツチングによりN中型埋込層2を突き抜けるように
溝4を形成する。その後、熱酸化により基板表面および
溝4の内側に酸化膜(SiO□1噴)等の絶縁膜5を形
成する。それから、CVD法でポリシリコンロを厚く堆
積させて溝4を埋めた後、公知の技術により、素子領域
内にN型コレクタ引上げ領域7.P型ベース領域8、N
型エミッタ領域9を形成してから、保護膜11に間口し
たコンタクトホール12を介してアルミニウム電極13
を接続するというものである(第1図参照)。
およびN−型エピタキシャル層3を形成した後、方向性
のエツチングによりN中型埋込層2を突き抜けるように
溝4を形成する。その後、熱酸化により基板表面および
溝4の内側に酸化膜(SiO□1噴)等の絶縁膜5を形
成する。それから、CVD法でポリシリコンロを厚く堆
積させて溝4を埋めた後、公知の技術により、素子領域
内にN型コレクタ引上げ領域7.P型ベース領域8、N
型エミッタ領域9を形成してから、保護膜11に間口し
たコンタクトホール12を介してアルミニウム電極13
を接続するというものである(第1図参照)。
ところで、上記U溝分離法においては、ポリシリコンロ
を被覆性のすぐれた低圧の化学的気相成長法(LP−C
VD法)で付着させると、ポリシリコンロの表面が比較
的平坦化される。ところが、このような被覆性のすぐれ
たLP−CVD法でポリシリコンロを形成しても、ポリ
シリコンロは等方的に成長が進むため、第2図に示すよ
うに溝の端部から最も離れている溝の中心部の上に深さ
dなる窪み10が生じてしまう。
を被覆性のすぐれた低圧の化学的気相成長法(LP−C
VD法)で付着させると、ポリシリコンロの表面が比較
的平坦化される。ところが、このような被覆性のすぐれ
たLP−CVD法でポリシリコンロを形成しても、ポリ
シリコンロは等方的に成長が進むため、第2図に示すよ
うに溝の端部から最も離れている溝の中心部の上に深さ
dなる窪み10が生じてしまう。
その後、ポリシリコンロをドライエツチングで素子領域
の表面が露出されるまでエツチングを行なった場合にも
、ポリシリコンロの表面の形状はほとんど変化すること
なく下方へ向かってエツチングが進むので、溝4の上の
部分には第3図に示すごとく、窪み10がそのまま残っ
てしまう。
の表面が露出されるまでエツチングを行なった場合にも
、ポリシリコンロの表面の形状はほとんど変化すること
なく下方へ向かってエツチングが進むので、溝4の上の
部分には第3図に示すごとく、窪み10がそのまま残っ
てしまう。
しかも、第4図に示すように、分離用の溝4が十字状に
交わるような個所では、交叉点の中心部が、直線的な溝
の中心部よりも更に溝の角部から離れているため、窪み
10の深さが最も深くなることが分かった。
交わるような個所では、交叉点の中心部が、直線的な溝
の中心部よりも更に溝の角部から離れているため、窪み
10の深さが最も深くなることが分かった。
例えば、分離用の溝4の幅を2.0μm、ポリシリコン
ロの厚みを3μm程度にした場合、直線的な溝の中心の
窪みの深さは0.17μm程度であるのに対し、十字状
交叉点では0.35μIll程度の窪みが生じてしまう
。
ロの厚みを3μm程度にした場合、直線的な溝の中心の
窪みの深さは0.17μm程度であるのに対し、十字状
交叉点では0.35μIll程度の窪みが生じてしまう
。
そのため、その後、第5図のごとく保護膜11を形成し
、その上にアルミニウムを蒸着してホトエツチングによ
り、アルミ電極およびアルミ配線13a、13bを形成
したときに、アルミニウムの一部が分離用の溝4の上の
窪み10内に残ってしまい、この残留アルミニウム片1
3cによって配線13a、]’3b間が短絡されるおそ
れがある。
、その上にアルミニウムを蒸着してホトエツチングによ
り、アルミ電極およびアルミ配線13a、13bを形成
したときに、アルミニウムの一部が分離用の溝4の上の
窪み10内に残ってしまい、この残留アルミニウム片1
3cによって配線13a、]’3b間が短絡されるおそ
れがある。
また、このようなアルミ配線間の短絡事故を防止するに
は、分離用溝の交叉点近傍に配設されるアルミ配線の間
隔を広くしてやらなければならないため、LSIの高集
積化の妨げになる。以上のことが本発明者によって明ら
かにされた。
は、分離用溝の交叉点近傍に配設されるアルミ配線の間
隔を広くしてやらなければならないため、LSIの高集
積化の妨げになる。以上のことが本発明者によって明ら
かにされた。
[発明の目的]
この発明の目的は、素子間の分離領域となる部分に溝を
掘って誘電体で埋めてやることにより分離領域とするよ
うにした半導体装置において、プロセス等によって決ま
るような通常の配線ピッチでアルミ配線を配設しても、
分離用溝の上に残ってしまう残留アルミニウム片によっ
てアルミ配線間の短絡事故が生じないようにすることに
ある。
掘って誘電体で埋めてやることにより分離領域とするよ
うにした半導体装置において、プロセス等によって決ま
るような通常の配線ピッチでアルミ配線を配設しても、
分離用溝の上に残ってしまう残留アルミニウム片によっ
てアルミ配線間の短絡事故が生じないようにすることに
ある。
この発明の他の目的は、T字状に交叉する分離用溝を近
接して設ける場合、二つのT字路を配線間の短絡を防止
しながらどこまで近づけられるかその臨界条件を提供す
ることにある。
接して設ける場合、二つのT字路を配線間の短絡を防止
しながらどこまで近づけられるかその臨界条件を提供す
ることにある。
この発明の前記ならびにそのほかの目的と新規な特徴に
ついては、本明細書の記述および添附図面から明かにな
るであろう。
ついては、本明細書の記述および添附図面から明かにな
るであろう。
[発明の概要]
本願において開示さAしる発明のうち代表的なものの概
要を説明すれば、下記のとおりである。
要を説明すれば、下記のとおりである。
すなわち、この発明は、素子間の分離領域となる部分に
溝を掘って誘電体で埋めてやることにより分離領域とす
るようにした半導体装置において、十字状に交わる溝の
中心に生じる窪みはT字状に交わる溝の中心の窪みより
も深くなることに着目し、分離用の溝が必ずT字状もし
くはY字状に交わるように分離領域のパターンを形成す
ることによって、分1ilI用の溝が十字状に交わるの
を禁止して、溝の交叉点の中央部に深い窪みが形成され
ないようにし、これによって、窪み内に残るアルミニウ
ム片の量(面積)を減少させて配線間の短絡事故を防止
するという上記目的を達成するものである。
溝を掘って誘電体で埋めてやることにより分離領域とす
るようにした半導体装置において、十字状に交わる溝の
中心に生じる窪みはT字状に交わる溝の中心の窪みより
も深くなることに着目し、分離用の溝が必ずT字状もし
くはY字状に交わるように分離領域のパターンを形成す
ることによって、分1ilI用の溝が十字状に交わるの
を禁止して、溝の交叉点の中央部に深い窪みが形成され
ないようにし、これによって、窪み内に残るアルミニウ
ム片の量(面積)を減少させて配線間の短絡事故を防止
するという上記目的を達成するものである。
[実施例]
第6図は、本発明が適用された半導体装置における分離
用溝の一実施例を示す平面図である。
用溝の一実施例を示す平面図である。
この実施例では、分離用の溝4が十字状に交叉しないよ
うにするため、各分離用溝4をT字状に交叉させるよう
にしである。ただし、このT字状の交叉点は次に述べる
ようにある程度まで近接させることができる。
うにするため、各分離用溝4をT字状に交叉させるよう
にしである。ただし、このT字状の交叉点は次に述べる
ようにある程度まで近接させることができる。
上記分離用溝4のT字状の交叉点をどこまで近接させる
ことができる°かを以下に説明する。
ことができる°かを以下に説明する。
図において、各分離用の溝4の幅をW、2つの交叉点の
間隔をkとする。LP−CVD法による溝内へのポリシ
リコンの形成が理想的な被覆性をもってなされたとする
と、ポリシリコンは等方的すなわち全方向に等速度で成
長する。つまり、溝内のポリシリコンロは、第7図(a
)、(、b)に示すように成長して行く。
間隔をkとする。LP−CVD法による溝内へのポリシ
リコンの形成が理想的な被覆性をもってなされたとする
と、ポリシリコンは等方的すなわち全方向に等速度で成
長する。つまり、溝内のポリシリコンロは、第7図(a
)、(、b)に示すように成長して行く。
そのため、0≦k < w / 2の場合には、溝4の
交叉点の角部A、B、C,D (第7図)から最も離れ
た点EおよびFにおいて結晶の成長が一番遅れるため、
窪み10が最も深くなる。
交叉点の角部A、B、C,D (第7図)から最も離れ
た点EおよびFにおいて結晶の成長が一番遅れるため、
窪み10が最も深くなる。
この場合、形成されたポリシリコンロの膜厚をtとおき
、A点をX、Y、Z軸座標の基準点(0゜0.0)にと
ると、B点、0点およびD点の座標は、それぞれ(kg
W+ 0)、(W、O+O)、(w+に、W、o)と
なる。また、D点の座標を(x+ yt z)とおくと
、゛8点はA、B、Cの各点から等距離にあり、かつそ
の距離はポリシリコンロの厚みtに等しい″との条件よ
り、次式%式% が成立する。これらの式より、x、yを消去して2につ
いてめると、 Z = t、” −1/4 [w” +l/li”%、
(k −w)” +wk ) 2 ]となる。
、A点をX、Y、Z軸座標の基準点(0゜0.0)にと
ると、B点、0点およびD点の座標は、それぞれ(kg
W+ 0)、(W、O+O)、(w+に、W、o)と
なる。また、D点の座標を(x+ yt z)とおくと
、゛8点はA、B、Cの各点から等距離にあり、かつそ
の距離はポリシリコンロの厚みtに等しい″との条件よ
り、次式%式% が成立する。これらの式より、x、yを消去して2につ
いてめると、 Z = t、” −1/4 [w” +l/li”%、
(k −w)” +wk ) 2 ]となる。
ここで、E点における窪み10の深さdは、溝以外の部
分のポリシリコンロの膜厚tからE点の高さZを引いた
ものであるから、d=t−zである。
分のポリシリコンロの膜厚tからE点の高さZを引いた
ものであるから、d=t−zである。
従って、0≦k < w / 2の場合における窪み1
0の深さdは、 d (k) = (−仏2−1/’I h’ +1/’w” l(k −
w)” +vk ) ” ]となる。F点についても同
様である。
0の深さdは、 d (k) = (−仏2−1/’I h’ +1/’w” l(k −
w)” +vk ) ” ]となる。F点についても同
様である。
一方、T字路間の距離kが、ポリシリコンの膜厚tの半
分w/2よりも大きくなると、窪み10の最も深い点は
、第8図(d)からも分かるように゛1゛字状の交叉点
におけるA、0点およびこれと反剌側の壁Gからそれぞ
れ等距離にある点と同等になる。
分w/2よりも大きくなると、窪み10の最も深い点は
、第8図(d)からも分かるように゛1゛字状の交叉点
におけるA、0点およびこれと反剌側の壁Gからそれぞ
れ等距離にある点と同等になる。
従って、この場合には、窪みの深さは距離kに関係しな
くなり、k=w/2とおくことによって、窪み10の深
さdは、 d=t −t2−25/64・w2となる。
くなり、k=w/2とおくことによって、窪み10の深
さdは、 d=t −t2−25/64・w2となる。
−例として、分離用の溝4の幅Wを2.6μmどし、ポ
リシリコンロの膜厚tを3.0μmとした場合の交叉点
における最も深い窪みの深さdの′工′字路間距離kに
対する依存性を、第9図に示す。
リシリコンロの膜厚tを3.0μmとした場合の交叉点
における最も深い窪みの深さdの′工′字路間距離kに
対する依存性を、第9図に示す。
さらに、上記窪み10の深さdを、T字路間距n1が充
5)に大きな場合の最も浅い窪みの深さで正規化したも
のをrとし、これを窪み工0の深さのばらつきの日安ど
すれば、 0≦k < w / 2では、 r =d (k) /d (w/2) また、k≧w/2ではr=1となる。
5)に大きな場合の最も浅い窪みの深さで正規化したも
のをrとし、これを窪み工0の深さのばらつきの日安ど
すれば、 0≦k < w / 2では、 r =d (k) /d (w/2) また、k≧w/2ではr=1となる。
上式より、ポリシリコンロの膜厚tが大きくなるほど、
窪み10の深さdは小さくなることが分かる。
窪み10の深さdは小さくなることが分かる。
しかも、膜厚tが溝幅Wに比べて十分に大きければ、上
式における分子のルートの項と、分母のルートの項をそ
ILぞれティラー展間して、第2項以降を省略して近似
することにより、 0≦k< w/2では、 r=1/ (2・4)XI/l” [w2+l/w’
((k−w) 2+wk) ” ] / [25/ (
2・64)x w2 / t 2 コ =16/2 5
X [1+ ((k/w−1)2+に/w) 2]が
得られる。
式における分子のルートの項と、分母のルートの項をそ
ILぞれティラー展間して、第2項以降を省略して近似
することにより、 0≦k< w/2では、 r=1/ (2・4)XI/l” [w2+l/w’
((k−w) 2+wk) ” ] / [25/ (
2・64)x w2 / t 2 コ =16/2 5
X [1+ ((k/w−1)2+に/w) 2]が
得られる。
また、k≧w/2ではもちろんr=1である。
上式をグラフにして、rのk / wに対する依存性を
示すと第10図のようになる。このグラフよリ、k /
wを0.28以上にす九ば、窪み10の深さdのばら
つき度rは、1.05以下になる。
示すと第10図のようになる。このグラフよリ、k /
wを0.28以上にす九ば、窪み10の深さdのばら
つき度rは、1.05以下になる。
しかして、窪み10の深さdとこの窪み内に残るアルミ
ニウム片の大きさは略比例関係にあるので、上記ばらつ
き度rが1,05以下になれば、窪み1O内に残るアル
ミニウム片の大きさをかなり小さくさ仕ることができる
。
ニウム片の大きさは略比例関係にあるので、上記ばらつ
き度rが1,05以下になれば、窪み1O内に残るアル
ミニウム片の大きさをかなり小さくさ仕ることができる
。
このことは、1”字路間距離にと窪み10との大きさと
の関係を示す第8図(a)〜(d)を見るとよく分かる
。
の関係を示す第8図(a)〜(d)を見るとよく分かる
。
従って、この実施例によれば、例えば分離用のイZΦ4
の上部の幅Wを2.6μrn、また、ポリシリコンロの
膜厚tを3.0μInとした場合には、2つの):ζが
交わるT字路の間隔kが0.28・Wすなわちこの場合
0.73μrn以下に接近しないようにしてやAしば、
窪み10の深さdのばらつき度1を1.05以下にして
やることができる。
の上部の幅Wを2.6μrn、また、ポリシリコンロの
膜厚tを3.0μInとした場合には、2つの):ζが
交わるT字路の間隔kが0.28・Wすなわちこの場合
0.73μrn以下に接近しないようにしてやAしば、
窪み10の深さdのばらつき度1を1.05以下にして
やることができる。
前記第6図は、上記条件下において、T字路間距FJi
kが0.75μmで近接している場合の状態を示す。
kが0.75μmで近接している場合の状態を示す。
この図面において、点N、J、に、F’。
L、E、G、H,I、Mに沿った断面形状を誇張して示
すと第11図のようになる。上記溝内の各点K −Hは
、溝以外の部分(点N、J、I、M等)に比べてJ’
−KもしくはI −Hだけの段差を持っている。そして
、点F−E間に窪み内の最も深い点りが存在するように
なるが、点J−L間もしくはI−L間の高さとJ−に間
もしくはI−8間の高さは、それぞれ0.50μmと0
.487zntとなり、その差は約4%にしかならない
。
すと第11図のようになる。上記溝内の各点K −Hは
、溝以外の部分(点N、J、I、M等)に比べてJ’
−KもしくはI −Hだけの段差を持っている。そして
、点F−E間に窪み内の最も深い点りが存在するように
なるが、点J−L間もしくはI−L間の高さとJ−に間
もしくはI−8間の高さは、それぞれ0.50μmと0
.487zntとなり、その差は約4%にしかならない
。
そのため、窪み10内に残るアルミニウムの残留量も、
これを挟むようにして形成された一対のアルミ配線間を
短絡させるおそiしがない程度に充分に少なくされる。
これを挟むようにして形成された一対のアルミ配線間を
短絡させるおそiしがない程度に充分に少なくされる。
その結果、アルミ配線の形成に際して何ら問題が生じる
ことがなく、集積度の高い半導体装置を実現することが
可能となる。
ことがなく、集積度の高い半導体装置を実現することが
可能となる。
なお、上記実施例では、各分離用の溝4が十字状に交叉
しないようにするため、互いにT字状に交叉するように
するとともに、その場合における各T字状の交叉点をど
こまで近づけて配設できるか、その臨界条件を考察した
ものについて説明したが、上記のような丁字状の交叉点
とする代わり −に、各分nlc用の溝がY字状に交叉
して素子間を分離するように構成してもよい。このよう
にした場合にも、各交叉点を十字状に構成したものに比
べて交叉部の溝の上に形成される窪みが小さくされ、ア
ルミ配線形成時における配線間の短絡事故を防止する効
果がある。
しないようにするため、互いにT字状に交叉するように
するとともに、その場合における各T字状の交叉点をど
こまで近づけて配設できるか、その臨界条件を考察した
ものについて説明したが、上記のような丁字状の交叉点
とする代わり −に、各分nlc用の溝がY字状に交叉
して素子間を分離するように構成してもよい。このよう
にした場合にも、各交叉点を十字状に構成したものに比
べて交叉部の溝の上に形成される窪みが小さくされ、ア
ルミ配線形成時における配線間の短絡事故を防止する効
果がある。
上記のように各交叉点をY字状にした場合における各交
叉点の近接nJ能な距離的臨界条件は、上記実施例にお
いてめた条件0.28・Wとは一致しない。ただし、上
記実施例と同一の手法により、交叉点の上に生ずる窪み
をばらつき度rで正規化して、■が例えば1.05以下
になるような条件をJくめることにより、容易にその臨
界条件を得ることができる。
叉点の近接nJ能な距離的臨界条件は、上記実施例にお
いてめた条件0.28・Wとは一致しない。ただし、上
記実施例と同一の手法により、交叉点の上に生ずる窪み
をばらつき度rで正規化して、■が例えば1.05以下
になるような条件をJくめることにより、容易にその臨
界条件を得ることができる。
[効果]
(1)素子間の分離領域となる部分に溝を掘って誘電体
で埋めてやることにより分離領域とするようにした半導
体装置において、分離用の溝が必ず′I゛字状もしくは
Y字状に交わるように分離領域のパターンを形成するよ
うにしたので、分離用の溝が十字状に交わるのが防止さ
れ、溝の交叉点の中央f=l近にできる窪みの深さが4
−字路の交叉点に比べて浅くなるという作用により、ア
ルミ配線形成時のホトエツチングの際に、窪み内に残る
アルミニウム片の量(面積)が減少されて配線間の短絡
事故が防止され、これによって集積度の高い半導体装置
を実現できるようになるという効果がある。
で埋めてやることにより分離領域とするようにした半導
体装置において、分離用の溝が必ず′I゛字状もしくは
Y字状に交わるように分離領域のパターンを形成するよ
うにしたので、分離用の溝が十字状に交わるのが防止さ
れ、溝の交叉点の中央f=l近にできる窪みの深さが4
−字路の交叉点に比べて浅くなるという作用により、ア
ルミ配線形成時のホトエツチングの際に、窪み内に残る
アルミニウム片の量(面積)が減少されて配線間の短絡
事故が防止され、これによって集積度の高い半導体装置
を実現できるようになるという効果がある。
(2)素子間を分離する溝が′r字状に交叉するように
分離領域のパターンを形成するとともに、各゛1゛字状
の交叉点間を近接させることができる最小距離に関する
臨界条件(0,28・W)を設定したので、その条件を
必ず満たずように分離領域を形成すれば、アルミ配線形
成時の短絡事故を確実防止できる保証が与えられるとい
う作用により。
分離領域のパターンを形成するとともに、各゛1゛字状
の交叉点間を近接させることができる最小距離に関する
臨界条件(0,28・W)を設定したので、その条件を
必ず満たずように分離領域を形成すれば、アルミ配線形
成時の短絡事故を確実防止できる保証が与えられるとい
う作用により。
分離領域のパターン設工1が容易に行なえるようになる
という効果がある。
という効果がある。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で秤々変更可能
であることはいうまでもない。例えば、分離用の溝の内
側に充填される物質はポリシリコンに限定されず他の誘
電体であってもよい。また、溝の内側に形成される絶縁
膜は酸化膜のみてなく、酸化膜と窒化膜の二層あるいは
三層構造であってもよい。さらに、溝の形状は、U字状
に限定されるものでなく、V字状であってもよい。
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で秤々変更可能
であることはいうまでもない。例えば、分離用の溝の内
側に充填される物質はポリシリコンに限定されず他の誘
電体であってもよい。また、溝の内側に形成される絶縁
膜は酸化膜のみてなく、酸化膜と窒化膜の二層あるいは
三層構造であってもよい。さらに、溝の形状は、U字状
に限定されるものでなく、V字状であってもよい。
[利用分野]
この究明は、バイポーラ集積回路におけるバイポーラ1
−ランジスタ間の分離領域のみでなく、M0S床積回路
等における素子間の分離領域の形成にも利用できるもの
である。
−ランジスタ間の分離領域のみでなく、M0S床積回路
等における素子間の分離領域の形成にも利用できるもの
である。
図面のnti jllな説明
第1図は、U溝分離法を適用した先願の半導体装置にお
けるバイポーラ1−ランジスタおよびその素Y・間分離
領域の構成例を示す断面図、第2図および第3図は、U
溝分離領域の形成方法と溝の上部に生ずる窪みとの関係
を示す断面図、第4し1は分離用溝の交叉点の上の窪み
に残るアルミニ911片とアルミ配線との関係を示す平
面図、第5図は第4図におけるV−■に沿った断面図。
けるバイポーラ1−ランジスタおよびその素Y・間分離
領域の構成例を示す断面図、第2図および第3図は、U
溝分離領域の形成方法と溝の上部に生ずる窪みとの関係
を示す断面図、第4し1は分離用溝の交叉点の上の窪み
に残るアルミニ911片とアルミ配線との関係を示す平
面図、第5図は第4図におけるV−■に沿った断面図。
第G[’21は分離用溝の交叉の仕方の一例を示す平面
図、 第7図(a)、(b)は分離用溝内に充填されるポリシ
リコンの成長の仕方を示す説明図、第8図(a)−(d
)は、2つのT字路(′1゛字状交叉点)間の距離とそ
の上に生ずる窪みの形状(大きさ)との関係を示す平面
説明図、第9図は、T字路間距離にと窪みの深さdとの
関係を示す特性説明図、 第10図は、T字路間距離にと窪みの深さdのばらつき
度rとの関係を示す特性説明図、第11図は、第8図に
おける点N−に−E−H−Mに沿った断面説明図である
。
図、 第7図(a)、(b)は分離用溝内に充填されるポリシ
リコンの成長の仕方を示す説明図、第8図(a)−(d
)は、2つのT字路(′1゛字状交叉点)間の距離とそ
の上に生ずる窪みの形状(大きさ)との関係を示す平面
説明図、第9図は、T字路間距離にと窪みの深さdとの
関係を示す特性説明図、 第10図は、T字路間距離にと窪みの深さdのばらつき
度rとの関係を示す特性説明図、第11図は、第8図に
おける点N−に−E−H−Mに沿った断面説明図である
。
■・・・・半導体基板、2・・・・N+型埋込層、3・
・・・N−型エピタキシャル層、4・・・・分離用溝、
5・・・・絶B膜、6・・・・誘電体(ポリシリコン)
、7・・・・コレクタ引上げ領域、8・・・・ベース領
域、9・・・・エミッタ領域、10・・・・窪み、11
・・・・保護膜、12・・・・コンタクトホール、13
・・・・アルミ電極、13a、13b・・・・アルミ配
線、13c・・・・残留アルミニラ11片。
・・・N−型エピタキシャル層、4・・・・分離用溝、
5・・・・絶B膜、6・・・・誘電体(ポリシリコン)
、7・・・・コレクタ引上げ領域、8・・・・ベース領
域、9・・・・エミッタ領域、10・・・・窪み、11
・・・・保護膜、12・・・・コンタクトホール、13
・・・・アルミ電極、13a、13b・・・・アルミ配
線、13c・・・・残留アルミニラ11片。
第 1 図
第 4 図
第 5 図
第 6 図
第 7 図
と化)
第 8 図
(C) (d)
4ニーΔ −冷ぐ弄くガ
第 9 図
丁官″5子藺距畔4(p−篤)
第10図
工づ1(開1F陶剣や
第11図
Claims (1)
- 【特許請求の範囲】 1、半導体基板の主面に形成される素子の活性部域間に
溝を掘って内側に絶縁膜を形成してから畝重体を充填す
ることにより、分離領域が形成されるようにさ」してな
る半導体装置において、上記り)離領域が必ずT字状も
しくは7字状に交わるように形成されてなることを特徴
とする半導体装置。 2、’l”字状に交わるように形成された上記分離督域
の各交叉部が互いに、少なくとも上記溝の幅C0,28
倍以上離れるように形成されてなることを特徴とする特
許請求の範囲第1項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243817A JPS60136328A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58243817A JPS60136328A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60136328A true JPS60136328A (ja) | 1985-07-19 |
| JPH0562464B2 JPH0562464B2 (ja) | 1993-09-08 |
Family
ID=17109365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58243817A Granted JPS60136328A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60136328A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187944A (ja) * | 1987-11-23 | 1989-07-27 | Texas Instr Inc <Ti> | 半導体材料に隔離構造を形成する方法 |
| US5094973A (en) * | 1987-11-23 | 1992-03-10 | Texas Instrument Incorporated | Trench pillar for wafer processing |
| US5448102A (en) * | 1993-06-24 | 1995-09-05 | Harris Corporation | Trench isolation stress relief |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384692A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Semiconductor device |
| JPS5643171U (ja) * | 1979-09-10 | 1981-04-20 | ||
| JPS58168256A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 半導体装置 |
-
1983
- 1983-12-26 JP JP58243817A patent/JPS60136328A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5384692A (en) * | 1976-12-29 | 1978-07-26 | Fujitsu Ltd | Semiconductor device |
| JPS5643171U (ja) * | 1979-09-10 | 1981-04-20 | ||
| JPS58168256A (ja) * | 1982-03-30 | 1983-10-04 | Fujitsu Ltd | 半導体装置 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01187944A (ja) * | 1987-11-23 | 1989-07-27 | Texas Instr Inc <Ti> | 半導体材料に隔離構造を形成する方法 |
| US5094973A (en) * | 1987-11-23 | 1992-03-10 | Texas Instrument Incorporated | Trench pillar for wafer processing |
| US5448102A (en) * | 1993-06-24 | 1995-09-05 | Harris Corporation | Trench isolation stress relief |
| US5683075A (en) * | 1993-06-24 | 1997-11-04 | Harris Corporation | Trench isolation stress relief |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0562464B2 (ja) | 1993-09-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635090A (en) | Tapered groove IC isolation | |
| US5227658A (en) | Buried air dielectric isolation of silicon islands | |
| EP0091507B1 (en) | Method of manufacturing a semi-conductor device comprising dielectric isolation regions | |
| JPH0648707B2 (ja) | 半導体構造及びその製造方法 | |
| JPS631753B2 (ja) | ||
| US4656054A (en) | Method of manufacturing a semiconductor device involving a capacitor | |
| KR900007149B1 (ko) | 반도체 장치 | |
| JPS60136328A (ja) | 半導体装置 | |
| JPH04333257A (ja) | 誘電体分離ウエハの製造方法 | |
| JPH05849B2 (ja) | ||
| JPS6080244A (ja) | 半導体装置の素子分離方法 | |
| JPH043455A (ja) | Soiトランジスタ積層半導体装置とその製造方法 | |
| JPS60241230A (ja) | 半導体装置 | |
| JP2666427B2 (ja) | 半導体装置の製造方法 | |
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH0522390B2 (ja) | ||
| JPS63299142A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JPH04390B2 (ja) | ||
| JPS60161632A (ja) | 半導体装置及びその製造方法 | |
| JP3413697B2 (ja) | 配線形成方法 | |
| JPH03276727A (ja) | 半導体集積回路装置 | |
| JPH03151638A (ja) | 半導体集積回路の製造方法 | |
| JPS61134035A (ja) | 半導体装置 | |
| JPS63208239A (ja) | 半導体装置の製造法 | |
| JPH03198362A (ja) | 半導体装置の製造方法 |