JPH071752B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH071752B2 JPH071752B2 JP60091736A JP9173685A JPH071752B2 JP H071752 B2 JPH071752 B2 JP H071752B2 JP 60091736 A JP60091736 A JP 60091736A JP 9173685 A JP9173685 A JP 9173685A JP H071752 B2 JPH071752 B2 JP H071752B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped layer
- deposited
- impurity
- intrinsic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
Landscapes
- Photovoltaic Devices (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は半導体装置の製造方法に関する。
［従来の技術］ 非晶質半導体層を含む太陽電池などの半導体装置の材料
として、a-Si:H、a-SiC:H、a-SiGe:H、a-SiN:H、a-Si:
F:H、a-Ge:Hなどや、これらの微結晶半導体などが用い
られている。これらの成膜はRFまたはDCのプラズマCVD
装置を用いて行なうのが通常である。
として、a-Si:H、a-SiC:H、a-SiGe:H、a-SiN:H、a-Si:
F:H、a-Ge:Hなどや、これらの微結晶半導体などが用い
られている。これらの成膜はRFまたはDCのプラズマCVD
装置を用いて行なうのが通常である。
従来法では、この種の装置を用いて220℃前後以上の成
膜温度ですべての非晶質半導体層を堆積させている。
膜温度ですべての非晶質半導体層を堆積させている。
［発明が解決しようとする問題点］ 透明導電膜上にこのような方法で半導体層を成膜する
と、プラズマ中の電子や、半導体形成ガスの分解生成物
であるイオンやラジカルなどが基板面に直接衝突するた
め、ITO、In2O3、ITO/SnO2、Cdx Sn Oy（Ｘ＝0.5〜２、
Ｙ＝２〜４）、Irz O1-z（ｚ＝0.33〜0.5）などから形
成された透明導電膜が、一部または全体にわたって還元
され金属化する。この現象は第１不純物ドープ層堆積後
の真性層の堆積プロセスにおいても、成膜温度が220℃
前後あるいはこれ以上のばあいには第１不純物ドープ層
のすき間（第１ドープ層はうすいのが一般的で島状に形
成されやすく島間にすきまがある）を通して、電子やイ
オンやラジカルなどが基板面に衝突するため生ずる。
と、プラズマ中の電子や、半導体形成ガスの分解生成物
であるイオンやラジカルなどが基板面に直接衝突するた
め、ITO、In2O3、ITO/SnO2、Cdx Sn Oy（Ｘ＝0.5〜２、
Ｙ＝２〜４）、Irz O1-z（ｚ＝0.33〜0.5）などから形
成された透明導電膜が、一部または全体にわたって還元
され金属化する。この現象は第１不純物ドープ層堆積後
の真性層の堆積プロセスにおいても、成膜温度が220℃
前後あるいはこれ以上のばあいには第１不純物ドープ層
のすき間（第１ドープ層はうすいのが一般的で島状に形
成されやすく島間にすきまがある）を通して、電子やイ
オンやラジカルなどが基板面に衝突するため生ずる。
このようにして生成した金属は、堆積された第１不純物
ドープ層のみならず真性層にまで拡散して、一種のドー
パントとして作用したり、真性層で発生した電子やホー
ルを打消してしまう再結合中心になったりするため、半
導体／透明導電膜の界面や第１不純物ドープ層／真性層
の界面が著しく劣化する。
ドープ層のみならず真性層にまで拡散して、一種のドー
パントとして作用したり、真性層で発生した電子やホー
ルを打消してしまう再結合中心になったりするため、半
導体／透明導電膜の界面や第１不純物ドープ層／真性層
の界面が著しく劣化する。
この拡散は、第１不純物ドープ層の堆積中のみならず真
性層堆積中にも進行するが、真性層堆積中にはさらに第
１不純物ドープ層のドーパント原子の拡散も進行する。
性層堆積中にも進行するが、真性層堆積中にはさらに第
１不純物ドープ層のドーパント原子の拡散も進行する。
さらに前記金属化が生じると、透明導電膜そのものの導
電性や透明性も低下するため、半導体装置の特性、とく
に光電変換特性が大幅に低下する。
電性や透明性も低下するため、半導体装置の特性、とく
に光電変換特性が大幅に低下する。
本発明は前記のごとき透明導電膜上に非晶質半導体を堆
積する際におこる透明導電膜の変質により生ずる問題を
少なくしようとするものであり、さらに第１不純物ドー
プ層と真性層との間の内蔵電界を強めることにより前記
再結合中心の影響を低減せんとするものである。
積する際におこる透明導電膜の変質により生ずる問題を
少なくしようとするものであり、さらに第１不純物ドー
プ層と真性層との間の内蔵電界を強めることにより前記
再結合中心の影響を低減せんとするものである。
［問題点を解決するための手段］ 本発明は、透明導電膜上に非晶質半導体を第１不純物ド
ープ層（以下、第１ドープ層という）、真性層、第１ド
ープ層と反対の導電タイプの第２不純物ドープ層（以
下、第２ドープ層という）の順に堆積する際に、真性層
の一部として堆積せしめられる第１ドープ層に接する部
分から80Åの厚さの部分までの半導体層の堆積時の最高
成膜温度が、そののち成膜される真性層の最高成膜温度
より20〜250℃低い10〜180℃で成膜されることを特徴と
する半導体装置の製造方法に関する。
ープ層（以下、第１ドープ層という）、真性層、第１ド
ープ層と反対の導電タイプの第２不純物ドープ層（以
下、第２ドープ層という）の順に堆積する際に、真性層
の一部として堆積せしめられる第１ドープ層に接する部
分から80Åの厚さの部分までの半導体層の堆積時の最高
成膜温度が、そののち成膜される真性層の最高成膜温度
より20〜250℃低い10〜180℃で成膜されることを特徴と
する半導体装置の製造方法に関する。
［実施例］ 本発明に用いる透明導電膜とは、半導体装置の製造に一
般に使用される厚さ0.01〜1.0μｍ程度の透明導電膜の
ことであり、このような透明導電膜である限り、とくに
限定はない。
般に使用される厚さ0.01〜1.0μｍ程度の透明導電膜の
ことであり、このような透明導電膜である限り、とくに
限定はない。
該透明導電膜の具体例としては、ITO、ITO/SnO2、In
2O3、SnO2、Cdx Sn Oy（Ｘ＝0.5〜２、Ｙ＝２〜４）、I
rz O1-z（ｚ＝0.33〜0.5）、CdOなどがあげられるが、
これらに限定されるものではない。
2O3、SnO2、Cdx Sn Oy（Ｘ＝0.5〜２、Ｙ＝２〜４）、I
rz O1-z（ｚ＝0.33〜0.5）、CdOなどがあげられるが、
これらに限定されるものではない。
これらの導電膜はいずれも、水素原子を含んだような還
元性のプラズマにより還元されやすく、とくに温度が高
くなると一般的な化学反応のばあいと同様、その還元が
顕著におこる。
元性のプラズマにより還元されやすく、とくに温度が高
くなると一般的な化学反応のばあいと同様、その還元が
顕著におこる。
本発明において透明導電膜上に堆積される第１ドープ層
としては、たとえばa-Si:H、a-SiC:H、a-Ge:H、a-Si:F:
H、μc-Si:Hなどのｐ型あるいはｎ型のものが一般に用
いられるが、これらに限定されるものではない。
としては、たとえばa-Si:H、a-SiC:H、a-Ge:H、a-Si:F:
H、μc-Si:Hなどのｐ型あるいはｎ型のものが一般に用
いられるが、これらに限定されるものではない。
第１ドープ層が堆積されたのちに形成される真性層およ
び第２ドープ層は、通常用いられる真性層および第１ド
ープ層と反対の導電タイプの第２ドープ層であれば、と
くに限定されるものではない。
び第２ドープ層は、通常用いられる真性層および第１ド
ープ層と反対の導電タイプの第２ドープ層であれば、と
くに限定されるものではない。
このような真性層の具体例としては、a-Si:H、a-Si:F、
a-Si:F:H、a-SiGe:H、a-SiSn:H、a-SiN:Hなどのドープ
していないもの、あるいはＢやＰなどを微少量ドープし
たものなど、第２ドープ層の具体例としては、第１ドー
プ層がｐ型のばあいにはｎ型のμc-Si:H、a-SiC:H、a-S
i:H、a-SiN:Hなど、第１ドープ層がｎ型のばあいにはｐ
型のa-Si:H、μc-Si:H、a-SiC:Hなどがあげられる。
a-Si:F:H、a-SiGe:H、a-SiSn:H、a-SiN:Hなどのドープ
していないもの、あるいはＢやＰなどを微少量ドープし
たものなど、第２ドープ層の具体例としては、第１ドー
プ層がｐ型のばあいにはｎ型のμc-Si:H、a-SiC:H、a-S
i:H、a-SiN:Hなど、第１ドープ層がｎ型のばあいにはｐ
型のa-Si:H、μc-Si:H、a-SiC:Hなどがあげられる。
本発明においては真性層の一部として堆積せしめられる
第１ドープ層に接する部分から80Åの厚さの部分までの
半導体層の堆積時の最高成膜温度が、そののち成膜され
る真性層の最高成膜温度より20〜250℃低い10〜180℃の
温度で成膜される。
第１ドープ層に接する部分から80Åの厚さの部分までの
半導体層の堆積時の最高成膜温度が、そののち成膜され
る真性層の最高成膜温度より20〜250℃低い10〜180℃の
温度で成膜される。
本明細書にいう最高成膜温度とは、真性層の一部として
堆積せしめられる第１ドープ層に接する部分から80Åの
厚さの部分までの半導体層の部分においては、該部分の
半導体層を堆積する間での最も高い半導体層が堆積され
る表面の温度をいい、そののち成膜される真性層の部分
においては、該部分の成膜時の最も高い半導体層が堆積
される表面の温度をいう。
堆積せしめられる第１ドープ層に接する部分から80Åの
厚さの部分までの半導体層の部分においては、該部分の
半導体層を堆積する間での最も高い半導体層が堆積され
る表面の温度をいい、そののち成膜される真性層の部分
においては、該部分の成膜時の最も高い半導体層が堆積
される表面の温度をいう。
通常、透明導電膜の還元は第１ドープ層を形成するばあ
いに、とくに成膜温度が220℃程度あるいはこれ以上の
高温のばあいに顕著に生ずるが、第１ドープ層の厚さは
80〜300Å程度と薄いのが一般的であり、ばあいによっ
ては該層が島状に形成され島間にすきまが生じるため、
前記のごとき条件で真性層を形成する際にも、第１ドー
プ層を介して水素原子を含んだ還元性のプラズマにより
還元される。真性層堆積中には、さらに第１ドープ層の
ドーパント原子の拡散も進行する。
いに、とくに成膜温度が220℃程度あるいはこれ以上の
高温のばあいに顕著に生ずるが、第１ドープ層の厚さは
80〜300Å程度と薄いのが一般的であり、ばあいによっ
ては該層が島状に形成され島間にすきまが生じるため、
前記のごとき条件で真性層を形成する際にも、第１ドー
プ層を介して水素原子を含んだ還元性のプラズマにより
還元される。真性層堆積中には、さらに第１ドープ層の
ドーパント原子の拡散も進行する。
しかし、真性層の一部として堆積せしめられる第１ドー
プ層に接する部分から80Åの厚さの部分まで、要すれば
80〜2000Åの厚さの部分までの半導体層の堆積時の最高
成膜温度が、そののち成膜される真性層の最高成膜温度
より20〜250℃低い温度、好ましくは10〜180℃の最高成
膜温度で成膜されると、成膜温度が低いため透明導電膜
が水素原子を含んだ還元性のプラズマと接触しても還元
されにくくなるとともに、第１ドープ層堆積時に還元し
て発生した金属や第１ドープ層中のドーパントの拡散も
防げる。したがって、生成する金属の量も少なくなると
ともに拡散も減少し、該金属による半導体層の汚染から
生ずる再結合中心の発生、ドーピング効率の低下などの
半導体特性の低下が著しい改善される。
プ層に接する部分から80Åの厚さの部分まで、要すれば
80〜2000Åの厚さの部分までの半導体層の堆積時の最高
成膜温度が、そののち成膜される真性層の最高成膜温度
より20〜250℃低い温度、好ましくは10〜180℃の最高成
膜温度で成膜されると、成膜温度が低いため透明導電膜
が水素原子を含んだ還元性のプラズマと接触しても還元
されにくくなるとともに、第１ドープ層堆積時に還元し
て発生した金属や第１ドープ層中のドーパントの拡散も
防げる。したがって、生成する金属の量も少なくなると
ともに拡散も減少し、該金属による半導体層の汚染から
生ずる再結合中心の発生、ドーピング効率の低下などの
半導体特性の低下が著しい改善される。
さらに第１ドープ層の最高成膜温度が10〜180℃で、第
１ドープ層に接する部分から80Åの厚さの部分まで、要
すれば80〜2000Åの厚さの部分までの半導体層の堆積時
の最高成膜温度と同じか、それより低くすることによ
り、上記透明導電膜が還元されにくくなるという効果が
より顕著にえられる。また、このような方法で成膜する
と、第１ドープ層、第１ドープ層に接する部分から80Å
の厚さの部分まで、要すれば80〜2000Åの厚さの部分ま
での半導体層、そののち成膜される真性層の部分を低い
成膜温度から高い成膜温度へ階段的に成膜温度を上げて
成膜することができるので、内部応力の小さいｐ層、内
部応力の大きい真性層の間が円滑につながり、酸化物透
明導電膜／第１ドープ層／第１ドープ層に接する部分か
ら80Åの厚さの部分まで、要すれば80〜2000Åの厚さの
部分までの半導体層／そののち成膜される真性層の各界
面における力学的なストレスに起因するダングリングボ
ンドなどの欠陥の発生を減少させることができる。さら
には、第１ドープ層／第１ドープ層に接する部分から80
Åの厚さの部分まで、要すれば80〜2000Åの厚さの部分
までの半導体層／そののち成膜される半導体層の各層の
禁止帯幅が、広いものから狭いものへスムーズに変化す
るため、該界面の内部電界を従来の第１ドープ層／真性
層の界面に比べて均一に大きくすることができる。また
該第１ドープ層をa-SiC:Hなどの禁止帯幅の広い材料に
することにより、内部電界をさらに大きくすることがで
きる。さらに第１ドープ層がμc-Si:H層のばあいには、
μc:Si:Hと真性との間の界面の円滑なものがえられると
いう効果がえられる。
１ドープ層に接する部分から80Åの厚さの部分まで、要
すれば80〜2000Åの厚さの部分までの半導体層の堆積時
の最高成膜温度と同じか、それより低くすることによ
り、上記透明導電膜が還元されにくくなるという効果が
より顕著にえられる。また、このような方法で成膜する
と、第１ドープ層、第１ドープ層に接する部分から80Å
の厚さの部分まで、要すれば80〜2000Åの厚さの部分ま
での半導体層、そののち成膜される真性層の部分を低い
成膜温度から高い成膜温度へ階段的に成膜温度を上げて
成膜することができるので、内部応力の小さいｐ層、内
部応力の大きい真性層の間が円滑につながり、酸化物透
明導電膜／第１ドープ層／第１ドープ層に接する部分か
ら80Åの厚さの部分まで、要すれば80〜2000Åの厚さの
部分までの半導体層／そののち成膜される真性層の各界
面における力学的なストレスに起因するダングリングボ
ンドなどの欠陥の発生を減少させることができる。さら
には、第１ドープ層／第１ドープ層に接する部分から80
Åの厚さの部分まで、要すれば80〜2000Åの厚さの部分
までの半導体層／そののち成膜される半導体層の各層の
禁止帯幅が、広いものから狭いものへスムーズに変化す
るため、該界面の内部電界を従来の第１ドープ層／真性
層の界面に比べて均一に大きくすることができる。また
該第１ドープ層をa-SiC:Hなどの禁止帯幅の広い材料に
することにより、内部電界をさらに大きくすることがで
きる。さらに第１ドープ層がμc-Si:H層のばあいには、
μc:Si:Hと真性との間の界面の円滑なものがえられると
いう効果がえられる。
前記第１ドープ層に接する部分から80Åの厚さの部分ま
で、要すれば80〜2000Åの厚さの部分までの半導体層
（低い最高成膜温度で成膜される真性層）を成膜するば
あいのプラズマ条件は、たとえば圧力を0.2〜2.5Torrの
範囲で、グロー放電を維持可能な最大またはその近傍の
圧力にすることが好ましく、RFパワーはグロー放電を維
持可能な範囲（５〜20mW/cm2）で最小になるようにする
のが好ましく、このようにすることにより、そののち成
膜される真性層の最高成膜温度より20〜250℃低い10〜1
80℃の最高成膜温度でも光導電率のσphを10-5（Ωcm）
-1以上にすることができ、光学的禁止帯幅Eoptを1.8eV
程度にすることができる。また、透明導電膜に対するプ
ラズマの影響も小さくできる。
で、要すれば80〜2000Åの厚さの部分までの半導体層
（低い最高成膜温度で成膜される真性層）を成膜するば
あいのプラズマ条件は、たとえば圧力を0.2〜2.5Torrの
範囲で、グロー放電を維持可能な最大またはその近傍の
圧力にすることが好ましく、RFパワーはグロー放電を維
持可能な範囲（５〜20mW/cm2）で最小になるようにする
のが好ましく、このようにすることにより、そののち成
膜される真性層の最高成膜温度より20〜250℃低い10〜1
80℃の最高成膜温度でも光導電率のσphを10-5（Ωcm）
-1以上にすることができ、光学的禁止帯幅Eoptを1.8eV
程度にすることができる。また、透明導電膜に対するプ
ラズマの影響も小さくできる。
しかしながら、この低い最高成膜温度で成膜した真性層
の電気的特性は、高い最高成膜温度で作製される真性層
の特性に較べて劣るばあいもあるので、真性層全体を低
い最高成膜温度で作製するのは好ましくなく、実用上は
通常の真性層を作る際にプラズマの影響を少なくでき、
透明導電膜の変質および第１ドープ層中のドーパントの
拡散を防ぐことができる厚さだけ、低い最高成膜温度で
真性層を堆積させればよい。すなわち、低い最高成膜温
度の真性層の成膜条件によって第１ドープ層に接する部
分から80Åの厚さの部分まで、要すれば80〜2000Åの厚
さの部分まで、真性層の一部を堆積させることで本発明
の効果がえられる。
の電気的特性は、高い最高成膜温度で作製される真性層
の特性に較べて劣るばあいもあるので、真性層全体を低
い最高成膜温度で作製するのは好ましくなく、実用上は
通常の真性層を作る際にプラズマの影響を少なくでき、
透明導電膜の変質および第１ドープ層中のドーパントの
拡散を防ぐことができる厚さだけ、低い最高成膜温度で
真性層を堆積させればよい。すなわち、低い最高成膜温
度の真性層の成膜条件によって第１ドープ層に接する部
分から80Åの厚さの部分まで、要すれば80〜2000Åの厚
さの部分まで、真性層の一部を堆積させることで本発明
の効果がえられる。
もちろん低い最高成膜温度で堆積する真性層の厚さが、
たとえば500Å、1000Åさらには2000Åと大きくなると
透明導電膜の還元あるいは金属の拡散を防止するという
効果は大きくなるが、上記のような理由であまり大きい
値は好ましくない。低い最高成膜温度で堆積する真性層
の好ましい厚さは150〜400Åであり、最も好ましい厚さ
は200〜300Åである。
たとえば500Å、1000Åさらには2000Åと大きくなると
透明導電膜の還元あるいは金属の拡散を防止するという
効果は大きくなるが、上記のような理由であまり大きい
値は好ましくない。低い最高成膜温度で堆積する真性層
の好ましい厚さは150〜400Åであり、最も好ましい厚さ
は200〜300Åである。
低い最高成膜温度で成膜される真性層の成膜温度は一定
である必要はなく、徐々に変化させてもよい。要はその
のち成膜される半導体層の最高成膜温度より少なくとも
第１ドープ層に接する部分から80Åの厚さの部分まで、
要すれば80〜2000Åの厚さの部分までの成膜が20〜250
℃、好ましくは50〜200℃低い最高成膜温度で行なわれ
ればよいのである。
である必要はなく、徐々に変化させてもよい。要はその
のち成膜される半導体層の最高成膜温度より少なくとも
第１ドープ層に接する部分から80Åの厚さの部分まで、
要すれば80〜2000Åの厚さの部分までの成膜が20〜250
℃、好ましくは50〜200℃低い最高成膜温度で行なわれ
ればよいのである。
なお低い最高成膜温度で成膜される真性層の堆積時にお
ける透明導電膜へのプラズマの影響をさけるには、最高
成膜温度10〜180℃で堆積するのが好ましい。
ける透明導電膜へのプラズマの影響をさけるには、最高
成膜温度10〜180℃で堆積するのが好ましい。
本発明の方法を実施するための装置としては、通常の容
量結合型RF平行平板型CVD装置、誘導結合型RFCVD装置、
DC平行平板型CVD装置などがあげられるが、これらに限
定されるものではない。とくに平行平板型CVD装置にお
いて顕著な効果がみられる。
量結合型RF平行平板型CVD装置、誘導結合型RFCVD装置、
DC平行平板型CVD装置などがあげられるが、これらに限
定されるものではない。とくに平行平板型CVD装置にお
いて顕著な効果がみられる。
つぎに本発明の方法を実施例に基づき説明する。
実施例１および比較例１ ガラス板上に、スプレー法にて厚さ4000ÅのSnO2電極を
形成し、これを基板として用いた。
形成し、これを基板として用いた。
該基板上に、基板温度30℃、CVD圧力1.5Torr、SiH4／CH
4の流量比が2/3、SiH4＋CH4の合計流量に対してB2H6の
正味流量が１％になるようにして、RFパワー密度10mW/c
m2でｐ型a-SiC:H層を100Å堆積させたのち、成膜温度10
0℃（一定）、CVD圧力1TorrでSiH4ガスを用いてRFパワ
ー密度10mW/cm2でｉ型a-Si:H層（低い最高成膜温度で成
膜した真性層）を200Å堆積させた。ついで成膜温度190
℃（一定）、CVD圧力1.0TorrでSiH4ガスを用い、10mW/c
m2でｉ型a-Si:H層を6000Å堆積させた。さらに成膜温度
180℃（一定）、CVD圧力2TorrでSiH4に対しPH3が１流量
％、H2が30流量倍になるように導入し、RFパワー密度70
mW/cm2でｎ型μc-Si:H層を300Å堆積させ、電極としてA
lを真空蒸着法により1000Å堆積させて、１cm2の面積を
有する太陽電池を作製した。
4の流量比が2/3、SiH4＋CH4の合計流量に対してB2H6の
正味流量が１％になるようにして、RFパワー密度10mW/c
m2でｐ型a-SiC:H層を100Å堆積させたのち、成膜温度10
0℃（一定）、CVD圧力1TorrでSiH4ガスを用いてRFパワ
ー密度10mW/cm2でｉ型a-Si:H層（低い最高成膜温度で成
膜した真性層）を200Å堆積させた。ついで成膜温度190
℃（一定）、CVD圧力1.0TorrでSiH4ガスを用い、10mW/c
m2でｉ型a-Si:H層を6000Å堆積させた。さらに成膜温度
180℃（一定）、CVD圧力2TorrでSiH4に対しPH3が１流量
％、H2が30流量倍になるように導入し、RFパワー密度70
mW/cm2でｎ型μc-Si:H層を300Å堆積させ、電極としてA
lを真空蒸着法により1000Å堆積させて、１cm2の面積を
有する太陽電池を作製した。
えられた太陽電池の特性をAM-1、100mW/cm2のソーラー
シュミレーターを用いて測定すると、JSC15.2mA、VOC0.
9V、FF 61.0％、η 8.4％であった。またえられた太陽
電池の電流電圧特性を測定した結果を第１図に示す。
シュミレーターを用いて測定すると、JSC15.2mA、VOC0.
9V、FF 61.0％、η 8.4％であった。またえられた太陽
電池の電流電圧特性を測定した結果を第１図に示す。
また比較用試料として、成膜温度100℃（一定）で成膜
したｉ型a-Si:H層を堆積しない以外は実施例１と同様に
して太陽電池を作製し、太陽電池の特性を測定すると、
JSC15.0mA、VOC0.78V、FF 59.5％、η 6.96％であっ
た。またえられた太陽電池の電流電圧特性を測定した結
果を第１図に示す。
したｉ型a-Si:H層を堆積しない以外は実施例１と同様に
して太陽電池を作製し、太陽電池の特性を測定すると、
JSC15.0mA、VOC0.78V、FF 59.5％、η 6.96％であっ
た。またえられた太陽電池の電流電圧特性を測定した結
果を第１図に示す。
なお成膜温度の測定は、半導体層が堆積される基板表面
にプラズマ電解の影響を受けないことを確認した極細の
クロメル・アロメル熱電対をとりつけて行なった。
にプラズマ電解の影響を受けないことを確認した極細の
クロメル・アロメル熱電対をとりつけて行なった。
［発明の効果］ 本発明の方法により半導体装置を製造すると、VOC、F
F、ηが著しく改善された半導体装置がえられる。
F、ηが著しく改善された半導体装置がえられる。
第１図は本発明の方法および従来法により製造された半
導体装置（太陽電池）の電流電圧特性を示すグラフであ
る。
導体装置（太陽電池）の電流電圧特性を示すグラフであ
る。
Claims (3)
- 【請求項１】透明導電膜上に非晶質半導体を第１不純物
ドープ層、真性層、第１不純物ドープ層と反対の導電タ
イプの第２不純物ドープ層の順に堆積する際に、真性層
の一部として堆積せしめられる第１不純物ドープ層に接
する部分から80Åの厚さの部分までの半導体層の堆積時
の最高成膜温度が、そののち成膜される真性層の最高成
膜温度より20〜250℃低い10〜180℃で成膜されることを
特徴とする半導体装置の製造方法。 - 【請求項２】第１不純物ドープ層の最高成膜温度が10〜
180℃で、前記第１不純物ドープ層に接する部分から80
Åの厚さまでの真性層の最高成膜温度と同等以下である
特許請求の範囲第１項記載の製造方法。 - 【請求項３】第１不純物ドープ層がa-SiC:H層またはμc
-Si:H層である特許請求の範囲第１項記載の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091736A JPH071752B2 (ja) | 1985-04-26 | 1985-04-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60091736A JPH071752B2 (ja) | 1985-04-26 | 1985-04-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61251020A JPS61251020A (ja) | 1986-11-08 |
| JPH071752B2 true JPH071752B2 (ja) | 1995-01-11 |
Family
ID=14034801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60091736A Expired - Lifetime JPH071752B2 (ja) | 1985-04-26 | 1985-04-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH071752B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6566594B2 (en) | 2000-04-05 | 2003-05-20 | Tdk Corporation | Photovoltaic element |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57157577A (en) * | 1981-03-23 | 1982-09-29 | Sumitomo Electric Ind Ltd | Manufacture of thin film photovoltaic element |
-
1985
- 1985-04-26 JP JP60091736A patent/JPH071752B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61251020A (ja) | 1986-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6835888B2 (en) | Stacked photovoltaic device | |
| US5646050A (en) | Increasing stabilized performance of amorphous silicon based devices produced by highly hydrogen diluted lower temperature plasma deposition | |
| JPH05243596A (ja) | 積層型太陽電池の製造方法 | |
| KR100374263B1 (ko) | 광기전력 소자 및 그 제조방법 | |
| US6180870B1 (en) | Photovoltaic device | |
| EP0113434A1 (en) | Photovoltaic device | |
| EP0487114A2 (en) | Pin junction photovoltaic element having an i-type semiconductor layer with a plurality of regions having different graded band gaps | |
| JP3684041B2 (ja) | 光起電力素子 | |
| JPH11103082A (ja) | 光起電力素子及びその作製方法 | |
| JPH0719906B2 (ja) | 半導体装置の製造方法 | |
| JPH0122991B2 (ja) | ||
| JPH071752B2 (ja) | 半導体装置の製造方法 | |
| JP2918814B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2845383B2 (ja) | 光起電力素子 | |
| JP2918815B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2918813B2 (ja) | 光起電力素子及びその製造方法 | |
| JPH0562830B2 (ja) | ||
| JP2937815B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2958491B2 (ja) | 光電変換装置の製造方法 | |
| JP2958255B2 (ja) | 光起電力素子及びその製造方法 | |
| JP2007189266A (ja) | 積層型光起電力素子 | |
| JP2545066B2 (ja) | 半導体装置 | |
| JP3046644B2 (ja) | 光起電力素子の製造方法 | |
| JPH10229209A (ja) | 光起電力素子 | |
| JPS62188381A (ja) | アモルフアスシリコン太陽電池の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |