JPH056286A - プロセツサシステム - Google Patents
プロセツサシステムInfo
- Publication number
- JPH056286A JPH056286A JP3157320A JP15732091A JPH056286A JP H056286 A JPH056286 A JP H056286A JP 3157320 A JP3157320 A JP 3157320A JP 15732091 A JP15732091 A JP 15732091A JP H056286 A JPH056286 A JP H056286A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- processor
- outputs
- comparing
- coincidence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
Abstract
(57)【要約】
【目的】障害解析や故障したプロセッサの特定を容易化
する。 【構成】複数プロセッサの個々の出力の一致を比較する
比較手段３と、プロセッサの任意の１個の出力の履歴を
記憶する記憶手段４と、比較手段がプロセッサからの出
力の不一致を検出した際に記憶手段への書き込みを停止
させる制御手段６とを有することを特徴とするプロセッ
サシステム。
する。 【構成】複数プロセッサの個々の出力の一致を比較する
比較手段３と、プロセッサの任意の１個の出力の履歴を
記憶する記憶手段４と、比較手段がプロセッサからの出
力の不一致を検出した際に記憶手段への書き込みを停止
させる制御手段６とを有することを特徴とするプロセッ
サシステム。
Description
【０００１】
【産業上の利用分野】本発明は冗長監視機能を有するプ
ロセーサシステムに関する。
ロセーサシステムに関する。
【０００２】
【従来の技術】従来のこの種のプロセッサシステムは、
複数のプロセッサと、１つの比較手段とを有しており、
比較手段はプロセッサの出力の一致比較をしており不一
致が検出されると、プロセッサを停止させるしくみにな
っていた。
複数のプロセッサと、１つの比較手段とを有しており、
比較手段はプロセッサの出力の一致比較をしており不一
致が検出されると、プロセッサを停止させるしくみにな
っていた。
【０００３】
【発明が解決しようとする課題】この従来のプロセッサ
システムでは、比較手段で不一致が検出された際、不一
致が起るまでの出力の状態履歴情報を有していないた
め、障害解析や故障プロセッサの特定が困難であった。
システムでは、比較手段で不一致が検出された際、不一
致が起るまでの出力の状態履歴情報を有していないた
め、障害解析や故障プロセッサの特定が困難であった。
【０００４】
【課題を解決するための手段】本発明のプロセッサシス
テムは、複数プロセッサの個々の出力を比較する比較手
段と、プロセッサの任意の１個の出力の履歴を記憶する
記憶部と、比較手段がプロセッサからの出力の不一致を
検出した際記憶手段への書き込みを停止させる制御手段
とを有している。
テムは、複数プロセッサの個々の出力を比較する比較手
段と、プロセッサの任意の１個の出力の履歴を記憶する
記憶部と、比較手段がプロセッサからの出力の不一致を
検出した際記憶手段への書き込みを停止させる制御手段
とを有している。
【０００５】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例の状態履歴装置の
ブロック図である。
ブロック図である。
【０００７】マイクロプロセッサ１及び２は、二重化シ
ステム構成となっており、互に同じ動作を並列に行って
いる。
ステム構成となっており、互に同じ動作を並列に行って
いる。
【０００８】比較手段３は、マイクロプロセッサ１，２
からの出力結果の一致を比較する回路であり、本例で
は、マイクロプロセッサ１，２の出力を比較手段３内部
にあるレジスタ３１に保持し、レジス３１の出力を比較
回路３２により比較する形をとっている。
からの出力結果の一致を比較する回路であり、本例で
は、マイクロプロセッサ１，２の出力を比較手段３内部
にあるレジスタ３１に保持し、レジス３１の出力を比較
回路３２により比較する形をとっている。
【０００９】記憶手段４は、マイクロプロセッサ１の出
力を記憶する手段であり、本例ではカウンタ５により出
力を記憶手段４へ書き込むためのアドレスを順次更新
し、記憶手段４への書き込みがいっぱいになったらアド
レスを初期値にもどし、上書きして行く形式をとってい
る。
力を記憶する手段であり、本例ではカウンタ５により出
力を記憶手段４へ書き込むためのアドレスを順次更新
し、記憶手段４への書き込みがいっぱいになったらアド
レスを初期値にもどし、上書きして行く形式をとってい
る。
【００１０】制御手段６は、記憶手段４の書き込み制御
を行っており、通常は、書き込み許可信号を情報線１０
１を介して記憶手段４に通知している。しかし、比較手
段３で不一致が検出された際、制御手段６は情報線１０
２を介して不一致である通知を比較手段３から受け同時
に記憶手段４へ情報線１０１を介して書き込みの不許可
を通知するしくみになっている。
を行っており、通常は、書き込み許可信号を情報線１０
１を介して記憶手段４に通知している。しかし、比較手
段３で不一致が検出された際、制御手段６は情報線１０
２を介して不一致である通知を比較手段３から受け同時
に記憶手段４へ情報線１０１を介して書き込みの不許可
を通知するしくみになっている。
【００１１】次に動作について説明する。
【００１２】比較手段３は、上述の様にマイクロプロセ
ッサ１とマイクロプロセッサ２の出力の一致比較を行っ
ている。一致が検出された場合には、比較手段３は何の
信号も送出しない構造であるため、順々に出力の比較を
行う。
ッサ１とマイクロプロセッサ２の出力の一致比較を行っ
ている。一致が検出された場合には、比較手段３は何の
信号も送出しない構造であるため、順々に出力の比較を
行う。
【００１３】不一致が検出された際は、不一致信号が情
報線１０２を介してマイクロプロセッサ１，２，レジス
タ３１，カウンタ５及び制御手段６に通知される。マイ
クロプロセッサ１，２，レジスタ３１及びカウンタ５
は、不一致信号が通知されると停止するしくみになって
いる。また、制御手段６は不一致信号を受けとると、上
述した様に記憶手段４への書き込みを停止させるしくみ
になっている。
報線１０２を介してマイクロプロセッサ１，２，レジス
タ３１，カウンタ５及び制御手段６に通知される。マイ
クロプロセッサ１，２，レジスタ３１及びカウンタ５
は、不一致信号が通知されると停止するしくみになって
いる。また、制御手段６は不一致信号を受けとると、上
述した様に記憶手段４への書き込みを停止させるしくみ
になっている。
【００１４】本例では、２つのマイクロプロセッサ１，
２の場合のみについて説明したが、本発明はこれに制限
されることなく、３つ以上のプロセッサについても同様
に適用されることは明らかである。
２の場合のみについて説明したが、本発明はこれに制限
されることなく、３つ以上のプロセッサについても同様
に適用されることは明らかである。
【００１５】
【発明の効果】以上説明したように本発明はプロセッサ
からの出力を記憶手段に書き込むことにより、比較手段
が不一致を検出した際、不一致がおこるまでの履歴を保
持しておくことが出来るため、障害解析や故障プロセッ
サの特定を容易にできるという効果を有する。
からの出力を記憶手段に書き込むことにより、比較手段
が不一致を検出した際、不一致がおこるまでの履歴を保
持しておくことが出来るため、障害解析や故障プロセッ
サの特定を容易にできるという効果を有する。
【図１】本発明の一実施例のブロック図である。
１ マイクロプロセッサ ２ マイクロプロセッサ ３ 比較手段 ４ 記憶手段 ５ カウンタ ６ 制御手段 ３１ レジスタ ３２ 比較回路 １０１ 情報線 １０２ 情報線
Claims (1)
- 【特許請求の範囲】 【請求項１】 複数プロセッサの個々の出力の一致を比
較する比較手段と、前記プロセッサの任意の１個の出力
の履歴を記憶する記憶手段と、前記比較手段が前記プロ
セッサからの出力の不一致を検出した際に前記記憶手段
への書き込みを停止させる制御手段とを有することを特
徴とするプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157320A JPH056286A (ja) | 1991-06-28 | 1991-06-28 | プロセツサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3157320A JPH056286A (ja) | 1991-06-28 | 1991-06-28 | プロセツサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH056286A true JPH056286A (ja) | 1993-01-14 |
Family
ID=15647121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3157320A Pending JPH056286A (ja) | 1991-06-28 | 1991-06-28 | プロセツサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH056286A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102211116A (zh) * | 2011-05-24 | 2011-10-12 | 张家港市亨昌焊材有限公司 | 一种焊丝清洁装置 |
-
1991
- 1991-06-28 JP JP3157320A patent/JPH056286A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102211116A (zh) * | 2011-05-24 | 2011-10-12 | 张家港市亨昌焊材有限公司 | 一种焊丝清洁装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3544777A (en) | Two memory self-correcting system | |
| US5553230A (en) | Identifying controller pairs in a dual controller disk array | |
| EP0514075A2 (en) | Fault tolerant processing section with dynamically reconfigurable voting | |
| JPH08320835A (ja) | 外部バスの障害検出方法 | |
| JPH056286A (ja) | プロセツサシステム | |
| NL8401557A (nl) | Rekenmachinesysteem met verwijderd opgestelde werkstations en een reservebatterijvoeding. | |
| KR960035296A (ko) | 다중 시스템에서 액티브/스탠바이 방식의 이중화 및 절체를 위한 시스템 및 방법 | |
| JPH064354A (ja) | マルチプロセッサ間相互監視方式 | |
| JPH05324134A (ja) | 二重化計算機システム | |
| JPH083807B2 (ja) | ２重化磁気デイスク装置の自動切換装置 | |
| JP2946541B2 (ja) | 二重化制御システム | |
| JPH07152705A (ja) | フェール・セーフプロセッサを用いたデータ転送システム | |
| JPH04241039A (ja) | ベーシックプロセッシングユニット及び高信頼化コンピュータシステム | |
| JP2716571B2 (ja) | 二重化データ保全装置 | |
| JPH04125716A (ja) | 電源断診断システム | |
| JP2806691B2 (ja) | 半導体製造装置に於ける安全回路 | |
| JPS632924Y2 (ja) | ||
| JP2640139B2 (ja) | メモリカード | |
| JPS5831020B2 (ja) | マルチプロセツサ制御システム | |
| JPH031697A (ja) | ディジタルトランクのメモリ管理回路 | |
| JPH0251950A (ja) | 電子交換機二重化方式 | |
| JPS6074052A (ja) | ヒストリ・メモリ制御方式 | |
| JPS62249250A (ja) | 記憶装置 | |
| JPH02299041A (ja) | 記憶装置 | |
| JPH04241038A (ja) | 高信頼化コンピュータシステム及びその復旧方法並びにプロセッサボード及びその交換方法 |