JPH0563007A - 電子部品の製造方法及び装置 - Google Patents

電子部品の製造方法及び装置

Info

Publication number
JPH0563007A
JPH0563007A JP3248274A JP24827491A JPH0563007A JP H0563007 A JPH0563007 A JP H0563007A JP 3248274 A JP3248274 A JP 3248274A JP 24827491 A JP24827491 A JP 24827491A JP H0563007 A JPH0563007 A JP H0563007A
Authority
JP
Japan
Prior art keywords
lead frame
integrated circuit
wire
circuit chip
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3248274A
Other languages
English (en)
Other versions
JP2811613B2 (ja
Inventor
Tetsuo Takahashi
哲生 高橋
Eisaku Miyauchi
栄作 宮内
Kunio Mogi
邦夫 茂木
Shinichi Araya
真一 荒谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP3248274A priority Critical patent/JP2811613B2/ja
Publication of JPH0563007A publication Critical patent/JPH0563007A/ja
Priority to US08/046,151 priority patent/US5549716A/en
Application granted granted Critical
Publication of JP2811613B2 publication Critical patent/JP2811613B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H10W70/417—Bonding materials between chips and die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07331—Connecting techniques
    • H10W72/07337—Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49004—Electrical device making including measuring or testing of device or component part
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device
    • Y10T29/53174—Means to fasten electrical component to wiring board, base, or substrate
    • Y10T29/53178—Chip component

Landscapes

  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】 【目的】 樹脂製外装パッケージを有する集積回路等を
製造するに際し、ダイボンディング工程、ワイヤーボン
ディング工程及びモールド工程を一貫ラインで連続的に
実行可能とする。 【構成】 リードフレーム２上に集積回路チップをダイ
ボンダー４で接着するダイボンディング工程と、集積回
路チップのボンディングパッドとリードフレームとをワ
イヤーボンダー７にて接続するワイヤーボンディング工
程と、集積回路チップを覆う樹脂製外装パッケージを樹
脂成形機で作成するモールド工程とを備え、リードフレ
ームを搬送手段で搬送してダイボンディング工程、ワイ
ヤーボンディング工程、モールド工程の順に一貫ライン
で各工程を実行する構成である。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、樹脂製外装パッケージ
を有する集積回路等の電子部品の製造方法及び装置に係
り、とくにＡＳＩＣと呼ばれる特定用途向け集積回路の
ように少量多品種対応の電子部品の製造方法及び装置に
関する。
【０００２】
【従来の技術】従来、集積回路の製造方法は、リードフ
レーム上に集積回路チップを接着するダイボンディング
（die-bonding）工程、前記集積回路チップのボンディ
ングパッドと前記リードフレームとを導線で接続するワ
イヤーボンディング（wire-bonding）工程、前記集積回
路チップの周囲を覆う樹脂製外装パッケージを作成する
モールド工程の如く、別々な工程に分割され、その工程
毎に多数台の同種の装置を用いて、各工程を別々に実行
していた。
【０００３】
【発明が解決しようとする課題】ところで、近年、集積
回路の高密度化及び薄形化が進展する中、（１） ダス
トフリー（塵埃発生の除去）、及び２４時間連続稼働を
実現するための無人化、（２） ＡＳＩＣにみられるよ
うな少量多品種対応のライン開発、が要望されるように
なって来ている。
【０００４】しかしながら、従来のように各工程を別々
に実行していたのでは、製造途中の半完成品を保管した
り、移送する手間が必要になり、無人化には適さない
し、また少量多品種生産にも不向きである。
【０００５】そこで、一般的には無人化を達成するため
に、ダイボンディング工程及びワイヤーボンディング工
程のインライン化を進めているが、ダイボンディング工
程を実行するダイボンダーの方が生産性が高く、ワイヤ
ーボンディング工程を実行するワイヤーボンダーの方が
生産性が低いため、ダイボンダー１台に対してワイヤー
ボンダー３乃至５台のラインとして構成している。この
ようなラインは、メモリーように生産ロットが大きい場
合は効果的であるが、ＡＳＩＣのような少量ロットの場
合には段取り換えによる稼働率減少が起こる。さらに詳
しく言うなら、現時点でのインライン化はダイボンディ
ング工程及びワイヤーボンディング工程に限られる。
【０００６】本発明は、上記の点に鑑み、ダイボンディ
ング工程、ワイヤーボンディング工程及びモールド工程
を一貫ラインで連続的に実行可能とし、省力化や少量多
品種生産に対応可能な電子部品の製造方法及び装置を提
供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、本発明の電子部品の製造方法は、リードフレーム上
に集積回路チップを接着するダイボンディング工程と、
前記集積回路チップのボンディングパッドと前記リード
フレームとを導線で接続するワイヤーボンディング工程
と、前記集積回路チップの周囲を覆う樹脂製外装パッケ
ージを作成するモールド工程とを備え、前記リードフレ
ームを搬送手段で搬送して前記ダイボンディング工程、
ワイヤーボンディング工程、モールド工程の順に一貫ラ
インで各工程を実行するようにしている。
【０００８】また、本発明の電子部品の製造装置は、リ
ードフレーム上に集積回路チップを接着するダイボンダ
ーと、前記集積回路チップのボンディングパッドと前記
リードフレームとを導線で接続するワイヤーボンダー
と、前記集積回路チップの周囲を覆う樹脂製外装パッケ
ージを作成する樹脂成形機と、前記リードフレームを、
前記ダイボンダー、ワイヤーボンダー、樹脂成形機の順
に一貫ラインで搬送する搬送手段とを備えた構成として
いる。
【０００９】
【作用】本発明においては、リードフレーム上に集積回
路チップを接着するダイボンディング工程と、前記集積
回路チップのボンディングパッドと前記リードフレーム
とを導線で接続するワイヤーボンディング工程と、前記
集積回路チップの周囲を覆う樹脂製外装パッケージを作
成するモールド工程とを一貫ラインシステムで実行で
き、無人化やＡＳＩＣ等の少量多品種生産に適してい
る。また、各工程の実行結果を画像処理で認識して検査
でき、プロセスフィードバックすることで、検査のオン
ライン化も図り得る。
【００１０】
【実施例】以下、本発明に係る電子部品の製造方法及び
装置の実施例を図面に従って説明する。
【００１１】図１はダイボンディング工程乃至モールド
工程を示し、図２はこれに続くアフターキュア（after-
cure）工程乃至フォーミング工程を示す。これらの図に
おいて、１はローダーであり、集積回路チップ装着前の
リードフレーム２を搬送手段としてのコンベア３上に順
次供給するものである。ダイボンダー４はリードフレー
ム２に集積回路チップを接着するためのダイボンディン
グ工程を実行するものである。５は出来ばえ制御のため
のテレビカメラであって、ダイボンディング工程の実行
結果を画像処理で認識し、オンラインで検査するための
ものである。Ｎ2キュア炉６は、ダイボンディング工程
で使用した接着剤をＮ2雰囲気中で加熱硬化させるもの
である。７はワイヤーボンディング工程を実行するため
のワイヤーボンダー、８は出来ばえ制御のためのテレビ
カメラであってワイヤーボンディング工程の実行結果を
画像処理で認識し、オンラインで検査するためのもので
ある。樹脂成形機９はモールド工程を実行して絶縁樹脂
製外装パッケージを作成するものである。１０はトリミ
ング工程を実行するためのトリミング機、１１はトリミ
ング工程を実行後のリードフレーム２をコンベア３から
取り出すアンローダーである。１２はアフターキュア
炉、１３はリードフレームのメッキ装置である。１４は
ローダーであり、メッキ工程終了後のリードフレーム２
をフォーミング機１６に順次供給するものである。フォ
ーミング機１６は外装パッケージのある集積回路が付い
たリードフレーム２の不要部分を切り離し、残った電子
部品のリードを所定形状に成型するフォーミング工程を
実行するためのものである。１７は出来ばえ制御のため
のテレビカメラであって、フォーミング工程の実行結果
を画像処理で認識し、オンラインで検査するためのもの
である。１８はコンベア、１９はアンローダー、３１は
集積回路の完成品を保管するトレイである。
【００１２】このような構成において、ローダー１から
コンベア３上にリードフレーム２が順次供給され、コン
ベア３の間欠移動によりリードフレーム２はダイボンダ
ー４の下方に移送される。ダイボンダー４は位置決め停
止状態のリードフレーム２のダイパッド（チップを載置
するためのリードフレーム部分）上に接着剤を設け、さ
らに図３のように集積回路チップ２０をリードフレーム
２のダイパッド上に順次装着して行く。
【００１３】図３の如く集積回路チップ２０が接着され
たリードフレーム２はコンベア３にてテレビカメラ５の
下方に移送される。テレビカメラ５によるリードフレー
ム自体の撮像画像及び集積回路チップ周辺の撮像画像は
画像処理装置に送られ、ここで例えば２値化処理された
画像信号が作成される。
【００１４】図４は前記画像処理装置の出力を受ける制
御部で、前記テレビカメラ５の撮像画像を利用したプロ
セスフィードバック制御を実行する場合のフローチャー
トを示す。まず、画像処理装置の出力（画像信号）を受
けてリードフレーム検査ステップ＃１でリードフレーム
２自体が良品か否かを判別する。不良品と判別されたも
のはコンベア３から外部に排出される。ダイボンディン
グ検査ステップ＃２はダイボンディング工程で集積回路
チップ２０をリードフレーム２のダイパッド上に接着し
た際の接着剤のはみ出し量が適当であるかどうかを判別
する。接着剤のはみ出し量が適当である場合は、次のＮ
2キュア炉６によってＮ2キュア工程を実行する。すなわ
ち、コンベア３の間欠移動により集積回路チップ付きの
リードフレーム２をＮ2キュア炉６内に送り込み、Ｎ2雰
囲気中にて接着剤を加熱硬化させる。また、接着剤の流
動性（粘性）が低下してはみ出し量が過小となっている
場合には溶剤追加ステップ＃３を実行する。すなわち、
ダイボンダー４に溶剤を追加して接着剤の流動性を適正
にする。なお、前記テレビカメラ５の撮像画像を画像処
理装置で処理して後工程のワイヤーボンディング工程に
備えてリードフレーム２の各リード位置を認識してお
く。
【００１５】前記Ｎ2キュア炉６を出た集積回路チップ
付きのリードフレーム２はコンベア３でワイヤーボンダ
ー７の下方位置に送られる。ワイヤーボンダー７は位置
決め停止状態の集積回路チップ付きリードフレーム２に
対してワイヤーボンディング工程を実行する。すなわ
ち、図５に示した集積回路チップ２０のボンディングパ
ッド（シリコンウエハー上に形成されたアルミ等の電
極）２１と接続すべきリードフレーム側のリード２２と
の間を導線で接続する。その際、テレビカメラ５の撮像
画像を利用した各リード位置の認識結果を利用してワイ
ヤーボンディングを高精度で実行する。ワイヤーボンデ
ィング後のリードフレーム２はコンベア３でテレビカメ
ラ８のの下方に移送される。テレビカメラ８による集積
回路チップ２０のボンディングパッド周辺の撮像画像は
画像処理装置に送られ、ここで例えば２値化処理された
画像信号が作成される。なお、図５において、円２３は
ワイヤーボンダー７のツールにより導線の端部が溶融し
てボンディングパッド２１に接合したボール径を示し、
図５の（Ａ）はパッド中心とツール中心とが一致した理
想状態、図５の（Ｂ）は熱膨張等の環境変化に起因して
パッド中心とツール中心とが不一致で、Ｘ方向にΔＸ、
Ｙ方向にΔＹずれている状態、図５の（Ｃ）はパッド中
心とツール中心との位置ずれΔＸ，ΔＹが許容値Ｘ0及
びＹ0よりも大きい場合に、ツール中心を修正した後の
状態を例示している。
【００１６】図６は前記画像処理装置の出力を受ける前
記制御部で、前記テレビカメラ８の撮像画像を利用した
プロセスフィードバック制御を実行する場合のフローチ
ャートを示す。まず、画像処理装置の出力（画像信号）
を受けてΔＸ，ΔＹ算出ステップ＃１１を実行する。す
なわち、ボンディングパッド２１の中心とワイヤーボン
ダー７のツール中心（円２３の中心）との間のＸ方向の
位置ずれΔＸとＹ方向の位置ずれΔＹとを算出する。次
に、判定ステップ＃１２でΔＸ，ΔＹが許容値Ｘ0及び
Ｙ0の範囲内であるかどうかを判定する。ΔＸ≦Ｘ0でか
つΔＹ≦Ｙ0であれば、ワイヤーボンディング工程をそ
のまま実行する。また、ΔＸ又はΔＹが許容値Ｘ0及び
Ｙ0の範囲を外れていれば、すなわちΔＸ＞Ｘ0又はΔＹ
＞Ｙ0であれば、ツール位置修正ステップ＃１３を実行
し、図５（Ｃ）のようにワイヤーボンダー７のツール位
置をΔＸ，ΔＹだけ減算してボール中心にツール中心を
一致するように補正する。
【００１７】ワイヤーボンディング工程終了後のリード
フレーム２は、コンベア３で樹脂成形機９に送られ、こ
こでモールド工程が実行され、リードフレーム上の集積
回路チップ２０を覆う如く絶縁樹脂による外装パッケー
ジが形成される。外装パッケージ形成後のリードフレー
ム２はコンベア３でトリミング機１０に送られ、トリミ
ング工程、すなわちリードフレーム２の不要部分を切除
する工程が実行される。但し、この段階では個々の集積
回路に分離される訳ではなく、１個のリードフレーム２
に複数の集積回路が付いている。トリミング工程終了後
のリードフレーム２はコンベア３の排出端部に達し、ア
ンローダー１１にてコンベア３から取り出される。
【００１８】アンローダー１４で取り出されたリードフ
レーム２は外装パッケージの樹脂を乾燥硬化させるアフ
ターキュア工程を実行するアフターキュア炉１２に送ら
れ、アフターキュア終了後、メッキ装置１３に送られ
る。メッキ装置１３でリードフレーム２のメッキ工程を
実行した後、リードフレーム２はローダー１４にてフォ
ーミング工程を実行するフォーミング機１６に送られ
る。フォーミング機１６はリードフレーム２の残ってい
た不要部分を切除して個々の集積回路に切り離し、そし
て各集積回路のリードを所定形状に成型してフォーミン
グ工程を実行する。フォーミング工程終了後の各集積回
路３０はコンベア１８上に載置され、コンベア１８にて
テレビカメラ１７の下方に移送される。
【００１９】テレビカメラ１７による各集積回路３０の
持つリードの撮像画像は前記画像処理装置に送られ、こ
こで例えば２値化処理された画像信号が作成される。そ
して、この画像信号によりリードの形状寸法、曲がり、
配列間隔等が前記制御部にて認識され、良否が検査され
る。不良品は選別されて良品とは別の所に排出される。
リード検査結果が良好な集積回路の完成品はアンローダ
ー１９にてトレイ３１に移されて保管される。
【００２０】
【発明の効果】以上説明したように、本発明によれば、
ダイボンディング工程、ワイヤーボンディング工程及び
モールド工程を一貫ラインで連続的に実行可能であり、
省力化を図ることができる。また、いわゆるＡＳＩＣ等
の少量多品種生産にも対応可能である。
【図面の簡単な説明】
【図１】本発明に係る電子部品の製造方法及び装置の実
施例であって、ダイボンディング工程乃至モールド工程
を示す斜視図である。
【図２】同じくアフターキュア工程乃至フォーミング工
程を示す斜視図である。
【図３】ダイボンディング工程後のリードフレームを示
す説明図である。
【図４】ダイボンディング工程についてのプロセスフィ
ードバック制御を説明するフローチャートである。
【図５】ワイヤーボンディング工程におけるボンディン
グパッドとワイヤーボンダーのツールとの位置関係を示
す説明図である。
【図６】ワイヤーボンディング工程についてのプロセス
フィードバック制御を説明するフローチャートである。
【符号の説明】
１，１４ ローダー ２ リードフレーム ３，１８ コンベア ４ ダイボンダー ５，８，１７ テレビカメラ ６ Ｎ2キュア炉 ７ ワイヤーボンダー ９ 樹脂成形機 １０ トリミング機 １１，１９ アンローダー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 荒谷 真一 東京都中央区日本橋一丁目13番１号テイー デイーケイ株式会社内

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 リードフレーム上に集積回路チップを接
    着するダイボンディング工程と、前記集積回路チップの
    ボンディングパッドと前記リードフレームとを導線で接
    続するワイヤーボンディング工程と、前記集積回路チッ
    プの周囲を覆う樹脂製外装パッケージを作成するモール
    ド工程とを備え、前記リードフレームを搬送手段で搬送
    して前記ダイボンディング工程、ワイヤーボンディング
    工程、モールド工程の順に一貫ラインで各工程を実行す
    ることを特徴とする電子部品の製造方法。
  2. 【請求項２】 ダイボンディング工程、ワイヤーボンデ
    ィング工程又はモールド工程の実行結果を画像処理で検
    査し、検査結果をフィードバックする請求項１記載の電
    子部品の製造方法。
  3. 【請求項３】 リードフレーム上に集積回路チップを接
    着するダイボンダーと、前記集積回路チップのボンディ
    ングパッドと前記リードフレームとを導線で接続するワ
    イヤーボンダーと、前記集積回路チップの周囲を覆う樹
    脂製外装パッケージを作成する樹脂成形機と、前記リー
    ドフレームを、前記ダイボンダー、ワイヤーボンダー、
    樹脂成形機の順に一貫ラインで搬送する搬送手段とを備
    えたことを特徴とす電子部品の製造装置。
JP3248274A 1991-09-02 1991-09-02 電子部品の製造方法及び装置 Expired - Fee Related JP2811613B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP3248274A JP2811613B2 (ja) 1991-09-02 1991-09-02 電子部品の製造方法及び装置
US08/046,151 US5549716A (en) 1991-09-02 1993-04-13 Process for manufacturing integrated circuits using an automated multi-station apparatus including an adhesive dispenser and apparatus therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP3248274A JP2811613B2 (ja) 1991-09-02 1991-09-02 電子部品の製造方法及び装置
US08/046,151 US5549716A (en) 1991-09-02 1993-04-13 Process for manufacturing integrated circuits using an automated multi-station apparatus including an adhesive dispenser and apparatus therefor

Publications (2)

Publication Number Publication Date
JPH0563007A true JPH0563007A (ja) 1993-03-12
JP2811613B2 JP2811613B2 (ja) 1998-10-15

Family

ID=26538689

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3248274A Expired - Fee Related JP2811613B2 (ja) 1991-09-02 1991-09-02 電子部品の製造方法及び装置

Country Status (2)

Country Link
US (1) US5549716A (ja)
JP (1) JP2811613B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100439955B1 (ko) * 2002-09-02 2004-07-14 한미반도체 주식회사 반도체 패키지 이송용 안내장치
US7076317B2 (en) 2001-06-14 2006-07-11 Renesas Technology Corp. Method for manufacturing semiconductor device
KR101537044B1 (ko) * 2014-07-10 2015-07-16 (주)티에스이 Led 패키지 검사 장치

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960032667A (ko) * 1995-02-28 1996-09-17 김광호 리드프레임의 이송방법
US5807762A (en) * 1996-03-12 1998-09-15 Micron Technology, Inc. Multi-chip module system and method of fabrication
US5894659A (en) * 1996-03-18 1999-04-20 Motorola, Inc. Method for inspecting lead frames in a tape lead bonding system
JP3358461B2 (ja) * 1996-09-27 2002-12-16 松下電器産業株式会社 電子部品実装方法
KR100199293B1 (ko) * 1996-11-08 1999-06-15 윤종용 반도체 패키지 제조 장치
KR100271758B1 (ko) * 1997-06-25 2001-01-15 윤종용 반도체장치 제조설비 및 이의 구동방법
KR100472310B1 (ko) * 1997-07-21 2005-06-01 삼성전자주식회사 몰딩장치의자동모니터링방법및그장치
JP2000068296A (ja) * 1998-08-19 2000-03-03 Nichiden Mach Ltd ダイボンダ
US6931298B1 (en) 2001-02-27 2005-08-16 Cypress Semiconductor Corporation Integrated back-end integrated circuit manufacturing assembly
US6901984B1 (en) 2001-02-27 2005-06-07 Cypress Semiconductor Corporation Method and system for controlling the processing of an integrated circuit chip assembly line using a central computer system and a common communication protocol
US6789235B1 (en) * 2001-09-05 2004-09-07 National Semiconductor Corporation Bond program verification system
TW508644B (en) * 2001-11-19 2002-11-01 Advanced Semiconductor Eng Die bonding device
US6705001B2 (en) * 2001-11-28 2004-03-16 Asm Technology Singapore Pte Ltd. Apparatus for assembling integrated circuit packages
US7198693B1 (en) * 2002-02-20 2007-04-03 Micron Technology, Inc. Microelectronic device having a plurality of stacked dies and methods for manufacturing such microelectronic assemblies
EP1376658B1 (en) * 2002-06-25 2011-07-06 Kabushiki Kaisha Toshiba Method and apparatus for manufacturing semiconductor device
WO2004068562A1 (en) * 2003-01-28 2004-08-12 Infineon Technologies Ag Packaging integrated circuits
JP2005229111A (ja) * 2004-02-13 2005-08-25 Assembleon Nv 基体上の少なくとも１つの部品配置位置を推定する方法及びかかる方法を実施する装置
US7105377B1 (en) * 2004-04-13 2006-09-12 Cypress Semiconductor Corporation Method and system for universal packaging in conjunction with a back-end integrated circuit manufacturing process
ITUD20090156A1 (it) * 2009-09-03 2011-03-04 Applied Materials Inc Apparato di lavorazione substrati comprendente un dispositivo per la manipolazione di substrati danneggiati
US10199350B2 (en) * 2012-05-25 2019-02-05 Asm Technology Singapore Pte Ltd Apparatus for heating a substrate during die bonding
CN110268521B (zh) * 2017-02-03 2023-06-23 黑塞有限公司 用于将接合产品固定在接合器的工作区域中的方法
US12459027B2 (en) * 2017-12-29 2025-11-04 Texas Instruments Incorporated Production method for integrated circuits

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133639A (en) * 1981-02-12 1982-08-18 Toshiba Corp Manufacture of semiconductor device
JPS57133638A (en) * 1981-02-12 1982-08-18 Toshiba Corp Continuous processing method for semiconductor device
JPS62183129A (ja) * 1986-02-06 1987-08-11 Rohm Co Ltd 半導体装置の組立方法
JPH01123425A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体製造装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL154876B (nl) * 1966-04-14 1977-10-17 Philips Nv Werkwijze voor het vervaardigen van elektrisch werkzame inrichtingen met monokorrellagen met actieve korrels in een isolerende vulstof, alsmede volgens deze werkwijze verkregen elektrisch werkzame inrichting.
JPS5326670A (en) * 1976-08-25 1978-03-11 Hitachi Ltd Manufacture of semiconductor device
JPS5443381A (en) * 1977-09-12 1979-04-05 Hitachi Ltd Assembly line of parts for electronic equipment
US4292116A (en) * 1978-04-18 1981-09-29 Tokyo Denki Kagaku Kogyo Kabushiki Kaisha Apparatus for mounting chip type circuit elements on a printed circuit board
US4301958A (en) * 1978-08-24 1981-11-24 Fujitsu Limited Arrangement for automatically fabricating and bonding semiconductor devices
US4283847A (en) * 1979-05-24 1981-08-18 Lear Siegler, Inc. Circuit board assembly
US4342090A (en) * 1980-06-27 1982-07-27 International Business Machines Corp. Batch chip placement system
CA1217572A (en) * 1983-05-02 1987-02-03 Kenichi Saito Mounting apparatus for chip type electronic parts
US4493939A (en) * 1983-10-31 1985-01-15 Varo, Inc. Method and apparatus for fabricating a thermoelectric array
JPS6063936A (ja) * 1984-07-04 1985-04-12 Hitachi Ltd リ−ドフレ−ムの処理方法
JPS6063937A (ja) * 1984-07-04 1985-04-12 Hitachi Ltd 電子部品の組立装置
JPS6173339A (ja) * 1984-09-18 1986-04-15 Toshiba Corp ワイヤボンデイング方法
JPS61101034A (ja) * 1984-10-24 1986-05-19 Hitachi Ltd 半導体装置製造システム
JPS62144392A (ja) * 1985-12-19 1987-06-27 ティーディーケイ株式会社 電子部品実装方法
JPH0746747B2 (ja) * 1986-09-09 1995-05-17 松下電器産業株式会社 半導体レーザのボンディング方法
JPS6381935A (ja) * 1986-09-26 1988-04-12 Hitachi Ltd 組立装置
US4851902A (en) * 1986-10-29 1989-07-25 Electroplating Engineers Of Japan, Limited Auatomatic inspection system for IC lead frames and visual inspection method thereof
JPH0636393B2 (ja) * 1987-04-15 1994-05-11 松下電器産業株式会社 電子部品の製造方法
JPS63314838A (ja) * 1987-06-18 1988-12-22 Mitsubishi Electric Corp 半導体製造装置
JP2605726B2 (ja) * 1987-08-18 1997-04-30 ソニー株式会社 半導体装置の組立システム
JPH01100928A (ja) * 1987-10-14 1989-04-19 Hitachi Ltd 封止方法および装置
JPH01140636A (ja) * 1987-11-27 1989-06-01 Hitachi Ltd 半導体組立装置
US5187123A (en) * 1988-04-30 1993-02-16 Matsushita Electric Industrial Co., Ltd. Method for bonding a semiconductor device to a lead frame die pad using plural adhesive spots
US4910866A (en) * 1989-02-21 1990-03-27 Micron Technology, Inc. Method of manufacturing a series of leadframe strip carriers having fixed external dimensions and varied internal dimensions using a common mold
US5023202A (en) * 1989-07-14 1991-06-11 Lsi Logic Corporation Rigid strip carrier for integrated circuits
US4941255A (en) * 1989-11-15 1990-07-17 Eastman Kodak Company Method for precision multichip assembly
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5113565A (en) * 1990-07-06 1992-05-19 International Business Machines Corp. Apparatus and method for inspection and alignment of semiconductor chips and conductive lead frames

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57133639A (en) * 1981-02-12 1982-08-18 Toshiba Corp Manufacture of semiconductor device
JPS57133638A (en) * 1981-02-12 1982-08-18 Toshiba Corp Continuous processing method for semiconductor device
JPS62183129A (ja) * 1986-02-06 1987-08-11 Rohm Co Ltd 半導体装置の組立方法
JPH01123425A (ja) * 1987-11-06 1989-05-16 Mitsubishi Electric Corp 半導体製造装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7076317B2 (en) 2001-06-14 2006-07-11 Renesas Technology Corp. Method for manufacturing semiconductor device
KR100439955B1 (ko) * 2002-09-02 2004-07-14 한미반도체 주식회사 반도체 패키지 이송용 안내장치
KR101537044B1 (ko) * 2014-07-10 2015-07-16 (주)티에스이 Led 패키지 검사 장치

Also Published As

Publication number Publication date
US5549716A (en) 1996-08-27
JP2811613B2 (ja) 1998-10-15

Similar Documents

Publication Publication Date Title
JPH0563007A (ja) 電子部品の製造方法及び装置
KR101807419B1 (ko) 다이 본더, 본딩 방법 및 반도체 장치의 제조 방법
US7081374B2 (en) Method of manufacturing semiconductor device and semiconductor device manufacturing apparatus used in it
CN104051230B (zh) 吸头清洁方法及使用该方法的粘片机
CN108666238B (zh) 芯片贴装装置及半导体器件的制造方法
JP2000012568A (ja) ダイボンダ
US20210043603A1 (en) Flat Lead Package Formation Method
JP2515415B2 (ja) 半導体素子の外部リ―ドの成型方法
JP2000068296A (ja) ダイボンダ
JP2619123B2 (ja) 半導体製造装置
CN215220716U (zh) 多基岛芯片封装结构
JP2005311013A (ja) ダイボンディング装置
TWI765578B (zh) 黏合半導體晶粒的裝置及其方法
JP2003303838A (ja) 半導体パッケージ製造装置および製造方法
JPH0720915Y2 (ja) 銀ペーストキュア炉
JP2773256B2 (ja) 電子部品実装方法
JP2003188193A (ja) 半導体装置の製造方法
JP2960794B2 (ja) ボンディング方法
CN112820723A (zh) 多基岛芯片封装结构以及封装方法
JPH056913A (ja) ポツテイング装置
JP2001085451A (ja) 半導体装置の組立装置及び半導体装置の製造方法
JP2026068053A (ja) 実装装置、半導体製造装置および半導体装置の製造方法
TWI571992B (zh) 倒裝晶片之導電性凸起的識別補正方法
JP2002252237A (ja) 半導体装置の製造方法および製造装置
JPH1126477A (ja) 半導体装置の製造装置及び製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19960723

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees