JPH0563143A - 抵抗形成方法 - Google Patents
抵抗形成方法Info
- Publication number
- JPH0563143A JPH0563143A JP22295991A JP22295991A JPH0563143A JP H0563143 A JPH0563143 A JP H0563143A JP 22295991 A JP22295991 A JP 22295991A JP 22295991 A JP22295991 A JP 22295991A JP H0563143 A JPH0563143 A JP H0563143A
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- film
- resistor
- polysilicon film
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 ドーズ量を一定にして温度係数の変化の少な
いＩＣ製造プロセスの抵抗形成方法を実現することであ
る。 【構成】 基板１上にボロンを注入したポリシリコン膜
３を形成して抵抗体を作り、ポリシリコン膜３を熱酸化
して熱酸化膜７を形成して高抵抗部５とし、ポリシリコ
ン膜３を熱酸化を行わないで前記高抵抗部５とは厚みの
異なる低抵抗部６に変換する抵抗形成方法。
いＩＣ製造プロセスの抵抗形成方法を実現することであ
る。 【構成】 基板１上にボロンを注入したポリシリコン膜
３を形成して抵抗体を作り、ポリシリコン膜３を熱酸化
して熱酸化膜７を形成して高抵抗部５とし、ポリシリコ
ン膜３を熱酸化を行わないで前記高抵抗部５とは厚みの
異なる低抵抗部６に変換する抵抗形成方法。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣ製造プロセスに関
し、特に抵抗形成方法の改善に関する。
し、特に抵抗形成方法の改善に関する。
【０００２】
【従来の技術】ＩＣ上に形成する抵抗には拡散抵抗と、
ＩＣ中で不純物を添加したポリシリコン抵抗とがある
が、ポリシリコン抵抗は拡散抵抗に比べ、絶縁膜上に自
由に形成でき、電圧依存性が少なく、電極との一体化を
図ることができ、設計の自由度が大きく、しかも寄生容
量を低くすることができるため、ポリシリコン抵抗がよ
く用いられている。
ＩＣ中で不純物を添加したポリシリコン抵抗とがある
が、ポリシリコン抵抗は拡散抵抗に比べ、絶縁膜上に自
由に形成でき、電圧依存性が少なく、電極との一体化を
図ることができ、設計の自由度が大きく、しかも寄生容
量を低くすることができるため、ポリシリコン抵抗がよ
く用いられている。
【０００３】又、設計上抵抗は自由度を大きくするため
２種類以上のシート抵抗を持つ抵抗で形成される場合が
多い。ポリシリコン抵抗は一般的にはイオン注入のドー
ズ量によって抵抗値を制御しており、同時に低抵抗と高
抵抗を作り込む場合は同一のシート抵抗で実現してい
る。
２種類以上のシート抵抗を持つ抵抗で形成される場合が
多い。ポリシリコン抵抗は一般的にはイオン注入のドー
ズ量によって抵抗値を制御しており、同時に低抵抗と高
抵抗を作り込む場合は同一のシート抵抗で実現してい
る。
【０００４】
【発明が解決しようとする課題】ところで、このように
同一のシート抵抗で低抵抗と高抵抗を同時に作り込むた
めにはパターン寸法を変えて作るためパタン上の制約が
出てしまう。
同一のシート抵抗で低抵抗と高抵抗を同時に作り込むた
めにはパターン寸法を変えて作るためパタン上の制約が
出てしまう。
【０００５】以下に２種類のシート抵抗のポリシリコン
抵抗を作り込む形成方法とその欠点を示す。 （１）形成方法…同じ厚さのポリシリコンへのイオン注
入量を変えて２種類のシート抵抗を得る方法。
抵抗を作り込む形成方法とその欠点を示す。 （１）形成方法…同じ厚さのポリシリコンへのイオン注
入量を変えて２種類のシート抵抗を得る方法。
【０００６】欠点…抵抗の温度係数はドーズ量に依存し
ており、ドーズ量が少ない時（Ｂ+ が１０13〜１０14／
cm2 程度）は−２０００ppm 以上とかなり大きく、ドー
ズ量が多くなるに従い、温度係数は小さくなり、ドーズ
量が１０15／cm2 以上になると温度係数は殆ど０にな
る。
ており、ドーズ量が少ない時（Ｂ+ が１０13〜１０14／
cm2 程度）は−２０００ppm 以上とかなり大きく、ドー
ズ量が多くなるに従い、温度係数は小さくなり、ドーズ
量が１０15／cm2 以上になると温度係数は殆ど０にな
る。
【０００７】（２）形成方法…同じ厚さのポリシリコン
からエッチングによって２種類の厚さのポリシリコンを
得、２回のイオン注入によってポリシリコンの濃度に差
を与え、エッチング等によって厚みを変えて、シート抵
抗の値を２種類にする。この方式ではＬＯＣＯＳ方式で
抵抗領域を決め、湿式エッチングで厚みを変化させてい
る。
からエッチングによって２種類の厚さのポリシリコンを
得、２回のイオン注入によってポリシリコンの濃度に差
を与え、エッチング等によって厚みを変えて、シート抵
抗の値を２種類にする。この方式ではＬＯＣＯＳ方式で
抵抗領域を決め、湿式エッチングで厚みを変化させてい
る。
【０００８】欠点…抵抗の寸法をＬＯＣＯＳ方式で決め
ているため、パタンの変換差が大きく、抵抗値の精度が
悪くなる。又ＫＯＨ系の湿式エッチングによって厚みを
変えているため厚みの制御が困難になって、ばらつきが
かなり大きくなる。
ているため、パタンの変換差が大きく、抵抗値の精度が
悪くなる。又ＫＯＨ系の湿式エッチングによって厚みを
変えているため厚みの制御が困難になって、ばらつきが
かなり大きくなる。
【０００９】本発明は上記の点に鑑みてなされたもの
で、その目的は、ドーズ量を一定にして温度係数の変化
の少ないＩＣ製造プロセスの抵抗形成方法を実現するこ
とにある。更に他の目的は、ばらつきの少ない精度の良
い抵抗を作る抵抗形成方法を実現することにある。
で、その目的は、ドーズ量を一定にして温度係数の変化
の少ないＩＣ製造プロセスの抵抗形成方法を実現するこ
とにある。更に他の目的は、ばらつきの少ない精度の良
い抵抗を作る抵抗形成方法を実現することにある。
【００１０】
【課題を解決するための手段】前記の課題を解決する本
発明は、半導体基板上に不純物を注入したポリシリコン
膜を形成して抵抗体を作る段階と、前記ポリシリコン膜
を熱酸化して熱酸化膜を形成して第１の抵抗体とする段
階と、前記ポリシリコン膜を熱酸化を行わないで前記第
１の抵抗体とは厚みの異なる第２の抵抗体に変換する段
階とを具備することを特徴とするものである。
発明は、半導体基板上に不純物を注入したポリシリコン
膜を形成して抵抗体を作る段階と、前記ポリシリコン膜
を熱酸化して熱酸化膜を形成して第１の抵抗体とする段
階と、前記ポリシリコン膜を熱酸化を行わないで前記第
１の抵抗体とは厚みの異なる第２の抵抗体に変換する段
階とを具備することを特徴とするものである。
【００１１】
【作用】半導体基板上にポリシリコン膜を形成し不純物
を注入して抵抗体を作る。このポリシリコン膜を熱酸化
して熱酸化膜を形成して第１の抵抗体を作り、又、ポリ
シリコン膜を熱酸化させないで第１の抵抗体とは厚みの
異なる第２の抵抗体を作り、ドーズ量の一定な抵抗を形
成する。
を注入して抵抗体を作る。このポリシリコン膜を熱酸化
して熱酸化膜を形成して第１の抵抗体を作り、又、ポリ
シリコン膜を熱酸化させないで第１の抵抗体とは厚みの
異なる第２の抵抗体を作り、ドーズ量の一定な抵抗を形
成する。
【００１２】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。図１は本発明の一実施例の製造のプロセス
を示す図である。図において、（イ）図はイオン注入ポ
リシリコン膜形成工程の図、（ロ）図はＳｉ3 Ｎ4 膜形
成工程の図、（ハ）図はエッチング工程の図、（ニ）図
は酸化工程の図、（ホ）図はパターニング工程の図であ
る。
に説明する。図１は本発明の一実施例の製造のプロセス
を示す図である。図において、（イ）図はイオン注入ポ
リシリコン膜形成工程の図、（ロ）図はＳｉ3 Ｎ4 膜形
成工程の図、（ハ）図はエッチング工程の図、（ニ）図
は酸化工程の図、（ホ）図はパターニング工程の図であ
る。
【００１３】次に、各工程を詳細に説明する。（イ）図
のイオン注入ポリシリコン膜形成工程では、基板１の上
に熱酸化膜Ａ２を形成し、その上にポリシリコン膜を５
０００Å形成する。そしてイオン注入法でボロンをシー
ト抵抗が２００Ω／□程度になるようにイオン注入し、
アニールを行ってボロンポリシリコン膜３を形成する。
のイオン注入ポリシリコン膜形成工程では、基板１の上
に熱酸化膜Ａ２を形成し、その上にポリシリコン膜を５
０００Å形成する。そしてイオン注入法でボロンをシー
ト抵抗が２００Ω／□程度になるようにイオン注入し、
アニールを行ってボロンポリシリコン膜３を形成する。
【００１４】（ロ）図のＳｉ3 Ｎ4 膜形成工程ではボロ
ンポリシリコン膜３をフォトリソグラフィ技術でパター
ニングを行い、異方性エッチングでエッチングし、その
後Ｓｉ3 Ｎ4 膜４を２０００Å程度形成する。
ンポリシリコン膜３をフォトリソグラフィ技術でパター
ニングを行い、異方性エッチングでエッチングし、その
後Ｓｉ3 Ｎ4 膜４を２０００Å程度形成する。
【００１５】（ハ）図のエッチング工程では、（ロ）図
のＳｉ3 Ｎ4 膜形成の工程の後、高抵抗部５の表面のＳ
ｉ3 Ｎ4 膜４をフォトリソグラフィ技術でエッチングに
より取り除く。
のＳｉ3 Ｎ4 膜形成の工程の後、高抵抗部５の表面のＳ
ｉ3 Ｎ4 膜４をフォトリソグラフィ技術でエッチングに
より取り除く。
【００１６】（ニ）図の酸化工程では、高抵抗部５のボ
ロンポリシリコン膜３のシート抵抗が１ｋΩ／□程度に
なるように酸化膜厚３０００Å程度に熱酸化して熱酸化
膜Ｂ７をボロンポリシリコン膜３上に形成する。
ロンポリシリコン膜３のシート抵抗が１ｋΩ／□程度に
なるように酸化膜厚３０００Å程度に熱酸化して熱酸化
膜Ｂ７をボロンポリシリコン膜３上に形成する。
【００１７】（ホ）図のパターニング工程において、低
抵抗部６の表面に形成されているＳｉ3 Ｎ4 膜４と、高
抵抗部５の表面の熱酸化膜Ｂ７を除去し、その上にＣＶ
Ｄ酸化膜８を形成し、フォトリソグラフィ技術で穴あけ
を行い、穴の部分を塞ぐようにその上にＡｌをスパッタ
してＡｌ電極９を形成し、フォトリソグラフィ技術でパ
ターニングする。（ホ）図は上記の工程によって作られ
た高抵抗５と低抵抗６の断面図を示している。
抵抗部６の表面に形成されているＳｉ3 Ｎ4 膜４と、高
抵抗部５の表面の熱酸化膜Ｂ７を除去し、その上にＣＶ
Ｄ酸化膜８を形成し、フォトリソグラフィ技術で穴あけ
を行い、穴の部分を塞ぐようにその上にＡｌをスパッタ
してＡｌ電極９を形成し、フォトリソグラフィ技術でパ
ターニングする。（ホ）図は上記の工程によって作られ
た高抵抗５と低抵抗６の断面図を示している。
【００１８】以上説明したように本実施例の抵抗形成方
法には次のような特長及び効果がある。 （１）（イ）図のイオン注入ポリシリコン膜形成工程に
おけるイオン注入で２種類の抵抗を同時に作成できる。
法には次のような特長及び効果がある。 （１）（イ）図のイオン注入ポリシリコン膜形成工程に
おけるイオン注入で２種類の抵抗を同時に作成できる。
【００１９】（２）（ロ）図のＳｉ3 Ｎ4 形成工程で、
異方性エッチングを使用するため、寸法が安定に一様に
仕上がり、パタン変換差が小さくなるため、抵抗値の精
度が非常に良い。
異方性エッチングを使用するため、寸法が安定に一様に
仕上がり、パタン変換差が小さくなるため、抵抗値の精
度が非常に良い。
【００２０】（３）（ニ）図の酸化工程で、膜厚の制御
を熱酸化によって行っているため、均一性が良く、膜厚
のばらつきが殆どない。 （４）抵抗の温度係数はイオン注入のドーズ量に依存し
ている。併し本実施例の形成工程では低抵抗と高抵抗と
は共に同じドーズ量のイオン注入によってボロンポリシ
リコン膜を形成しているため、その温度係数は同じで、
更に高ドーズ量で作っているため、低い温度係数が得ら
れている。
を熱酸化によって行っているため、均一性が良く、膜厚
のばらつきが殆どない。 （４）抵抗の温度係数はイオン注入のドーズ量に依存し
ている。併し本実施例の形成工程では低抵抗と高抵抗と
は共に同じドーズ量のイオン注入によってボロンポリシ
リコン膜を形成しているため、その温度係数は同じで、
更に高ドーズ量で作っているため、低い温度係数が得ら
れている。
【００２１】尚、本発明は上記の実施例に限定されるも
のではない。イオン注入の不純物をボロンで行ったが、
砒素（Ａｓ），燐（Ｐ），アンチモン（Ｓｂ）等を注入
のための不純物としてもよい。
のではない。イオン注入の不純物をボロンで行ったが、
砒素（Ａｓ），燐（Ｐ），アンチモン（Ｓｂ）等を注入
のための不純物としてもよい。
【００２２】
【発明の効果】以上詳細に説明したように本発明によれ
ば、イオン注入のドーズ量を一定にして温度係数の変化
の少ない抵抗形成方法を実現することができて実用上の
効果は大きい。
ば、イオン注入のドーズ量を一定にして温度係数の変化
の少ない抵抗形成方法を実現することができて実用上の
効果は大きい。
【図１】本発明の一実施例の製造のプロセスを示す図で
ある。
ある。
１ 半導体基板 ３ ボロンポリシリコン膜 ５ 高抵抗部 ６ 低抵抗部 ７ 熱酸化膜
Claims (1)
- 【請求項１】 半導体基板（１）上に不純物を注入した
ポリシリコン膜（３）を形成して抵抗体を作る段階と、 前記ポリシリコン膜（３）を熱酸化して熱酸化膜（７）
を形成して第１の抵抗体（５）とする段階と、 前記ポリシリコン膜（３）を熱酸化を行わないで前記第
１の抵抗体（５）とは厚みの異なる第２の抵抗体（６）
に変換する段階とを具備することを特徴とする抵抗形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22295991A JPH0563143A (ja) | 1991-09-03 | 1991-09-03 | 抵抗形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22295991A JPH0563143A (ja) | 1991-09-03 | 1991-09-03 | 抵抗形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563143A true JPH0563143A (ja) | 1993-03-12 |
Family
ID=16790567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22295991A Pending JPH0563143A (ja) | 1991-09-03 | 1991-09-03 | 抵抗形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563143A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475314B1 (ko) * | 1996-05-23 | 2005-06-28 | 소니 가부시끼 가이샤 | 반도체디바이스및그제조방법 |
| JP2018107171A (ja) * | 2016-12-22 | 2018-07-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
-
1991
- 1991-09-03 JP JP22295991A patent/JPH0563143A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100475314B1 (ko) * | 1996-05-23 | 2005-06-28 | 소니 가부시끼 가이샤 | 반도체디바이스및그제조방법 |
| JP2018107171A (ja) * | 2016-12-22 | 2018-07-05 | 株式会社デンソー | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3348997B2 (ja) | 半導体装置の製造方法 | |
| JPH025433A (ja) | バイポーラトランジスタの製造方法 | |
| JPS621259A (ja) | 半導体抵抗素子の形成方法 | |
| JPH0563143A (ja) | 抵抗形成方法 | |
| JPS6236396B2 (ja) | ||
| JPS61191061A (ja) | 半導体抵抗装置 | |
| JP4124629B2 (ja) | 半導体装置の製造方法 | |
| JPS5934999Y2 (ja) | 抵抗体 | |
| JPH0322562A (ja) | 半導体装置の製造方法 | |
| JPH0463545B2 (ja) | ||
| JP2901262B2 (ja) | ポリシリコン抵抗素子の製造方法 | |
| JP3013385B2 (ja) | 半導体装置の製造方法 | |
| KR950011565B1 (ko) | 반도체 장치의 제조방법 | |
| JP3147930B2 (ja) | 多結晶シリコン高抵抗素子の製造方法 | |
| JPS5952550B2 (ja) | 半導体装置の製造方法 | |
| JPH05190772A (ja) | 半導体装置及びその製造方法 | |
| JPS589587B2 (ja) | 半導体装置の製造方法 | |
| JPH05183110A (ja) | 半導体装置 | |
| JPS5861625A (ja) | 半導体装置の製造方法 | |
| JP4230756B2 (ja) | 半導体装置及びその製造方法。 | |
| JPH0917952A (ja) | 半導体集積回路およびその製造方法 | |
| JPH09283706A (ja) | 半導体装置及びその製造方法 | |
| JPS63301554A (ja) | ポリシリコン層形成方法 | |
| JPS59151447A (ja) | 半導体装置の製造方法 | |
| JPH0233967A (ja) | 半導体集積回路装置の抵抗素子 |