JPH0563442A - 発振回路 - Google Patents
発振回路Info
- Publication number
- JPH0563442A JPH0563442A JP25476891A JP25476891A JPH0563442A JP H0563442 A JPH0563442 A JP H0563442A JP 25476891 A JP25476891 A JP 25476891A JP 25476891 A JP25476891 A JP 25476891A JP H0563442 A JPH0563442 A JP H0563442A
- Authority
- JP
- Japan
- Prior art keywords
- oscillation
- transistor
- crystal
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 水晶振動子側に帰還抵抗を挿入することなし
にＡＧＣループを構成し、これにより水晶振動子の負荷
インピーダンスを高くすることができ、水晶振動子のＱ
を低下させることなく、安定な発振出力を得ることが可
能な水晶発振回路を提供する。 【構成】 発振用トランジスタ１２のエミッタ側にＦＥ
Ｔ素子１７を可変抵抗素子として挿入する。発振開始前
のＦＥＴ素子のゲート電位はゼロであり、発振開始する
と、同調トランス１３の出力がＡＧＣループ内に取入れ
られ、整流回路１８により直流変換され、ＦＥＴ素子の
ゲートＧに逆バイアス電圧が印加され、ＦＥＴ素子のド
レインとソースとの間の抵抗値が増大される。トランジ
スタ１２のエミッタ側抵抗値が大きくなると同時にエミ
ッタ側電位が上がり、相対的にトランジスタ１２のベー
ス電流を制限し、利得を低下させる。
にＡＧＣループを構成し、これにより水晶振動子の負荷
インピーダンスを高くすることができ、水晶振動子のＱ
を低下させることなく、安定な発振出力を得ることが可
能な水晶発振回路を提供する。 【構成】 発振用トランジスタ１２のエミッタ側にＦＥ
Ｔ素子１７を可変抵抗素子として挿入する。発振開始前
のＦＥＴ素子のゲート電位はゼロであり、発振開始する
と、同調トランス１３の出力がＡＧＣループ内に取入れ
られ、整流回路１８により直流変換され、ＦＥＴ素子の
ゲートＧに逆バイアス電圧が印加され、ＦＥＴ素子のド
レインとソースとの間の抵抗値が増大される。トランジ
スタ１２のエミッタ側抵抗値が大きくなると同時にエミ
ッタ側電位が上がり、相対的にトランジスタ１２のベー
ス電流を制限し、利得を低下させる。
Description
【０００１】
【産業上の利用分野】本発明は、周波数制御素子として
水晶振動子を用いた水晶発振回路の改良に係り、特に水
晶振動子のＱを低下させることなく優れたＣ／Ｎと安定
な発振出力を得ることが可能な水晶発振回路に関する。
水晶振動子を用いた水晶発振回路の改良に係り、特に水
晶振動子のＱを低下させることなく優れたＣ／Ｎと安定
な発振出力を得ることが可能な水晶発振回路に関する。
【０００２】
【従来の技術】水晶振動子の固有振動数が極めて正確で
安定度が高いことを利用して、水晶振動子とトランジス
タとを組み合わせた水晶発振回路が周知である。例え
ば、無線周波数の発振器においては、国際電気通信条約
に定められた周波数安定度の要求を満足し得るものとし
て、ほとんど例外なく水晶の圧電効果を利用した水晶発
振回路が用いられている。
安定度が高いことを利用して、水晶振動子とトランジス
タとを組み合わせた水晶発振回路が周知である。例え
ば、無線周波数の発振器においては、国際電気通信条約
に定められた周波数安定度の要求を満足し得るものとし
て、ほとんど例外なく水晶の圧電効果を利用した水晶発
振回路が用いられている。
【０００３】高安定水晶発振器において、発振出力のＣ
／Ｎ（信号対雑音比）を高めるためには、発振時の水晶
振動子に流れる電流（水晶電流）を発振可能な範囲内で
できる限り抑制し、且つ一定にする必要がある。このた
め、水晶振動子の発振レベルを自動的に制御する回路す
なわち自動利得制御ループ（ＡＧＣループ）を設ける場
合が多い。
／Ｎ（信号対雑音比）を高めるためには、発振時の水晶
振動子に流れる電流（水晶電流）を発振可能な範囲内で
できる限り抑制し、且つ一定にする必要がある。このた
め、水晶振動子の発振レベルを自動的に制御する回路す
なわち自動利得制御ループ（ＡＧＣループ）を設ける場
合が多い。
【０００４】従来、図４に示すように、利得制御は、発
振出力を整流回路２で直流変換し、帰還抵抗６により発
振用トランジスタ３のベースに負バイアスをかけること
により、ベース電位を低下させ、発振用トランジスタ３
のみかけ上の利得を低下させるように、ＡＧＣループが
構成されている。
振出力を整流回路２で直流変換し、帰還抵抗６により発
振用トランジスタ３のベースに負バイアスをかけること
により、ベース電位を低下させ、発振用トランジスタ３
のみかけ上の利得を低下させるように、ＡＧＣループが
構成されている。
【０００５】しかしながら、上述した方法では整流器出
力電圧のリップルを消去するためのバイパスコンデンサ
７を必ず必要とし、更に帰還抵抗６の抵抗値を大きくす
ることはできない。
力電圧のリップルを消去するためのバイパスコンデンサ
７を必ず必要とし、更に帰還抵抗６の抵抗値を大きくす
ることはできない。
【０００６】水晶振動子１からの負荷抵抗は、帰還抵抗
６が支配的となるため、水晶振動子１のＱを低下させ、
発振周波数の安定値を下げるという問題があった。
６が支配的となるため、水晶振動子１のＱを低下させ、
発振周波数の安定値を下げるという問題があった。
【０００７】図において、発振用トランジスタ３のベー
スバイアスにフィードバックをかけるためには、帰還抵
抗６の抵抗値を比較的小さくしなければならないから、
発振用トランジスタ３のベースが低インピーダンスとな
る。また、バイパスコンデンサ７の容量の影響で本来高
いＱの水晶振動子１を使用しても発振回路全体の見掛け
上のＱが低くなり、発振出力のＣ／Ｎ向上にも自ずと限
界があった。また、トランジスタのベースバイアスを直
接制御するためＡＧＣループを介して雑音が混入する虞
れもあり、その対応に苦慮していた。
スバイアスにフィードバックをかけるためには、帰還抵
抗６の抵抗値を比較的小さくしなければならないから、
発振用トランジスタ３のベースが低インピーダンスとな
る。また、バイパスコンデンサ７の容量の影響で本来高
いＱの水晶振動子１を使用しても発振回路全体の見掛け
上のＱが低くなり、発振出力のＣ／Ｎ向上にも自ずと限
界があった。また、トランジスタのベースバイアスを直
接制御するためＡＧＣループを介して雑音が混入する虞
れもあり、その対応に苦慮していた。
【０００８】
【発明の目的】本発明は、上記従来の課題に鑑みなされ
たものであり、その目的は、水晶振動子側に帰還抵抗を
挿入することなしにＡＧＣループを構成し、これにより
水晶振動子の負荷インピーダンスを高くすることがで
き、水晶振動子のＱを低下させることなく、高いＣ／Ｎ
を得かつ安定な発振出力を得ることが可能な水晶発振回
路を提供することにある。
たものであり、その目的は、水晶振動子側に帰還抵抗を
挿入することなしにＡＧＣループを構成し、これにより
水晶振動子の負荷インピーダンスを高くすることがで
き、水晶振動子のＱを低下させることなく、高いＣ／Ｎ
を得かつ安定な発振出力を得ることが可能な水晶発振回
路を提供することにある。
【０００９】
【発明の概要】上記目的を達成するため、本発明は、水
晶振動子と、この水晶振動子の一端にベースが接続され
た発振用トランジスタと、この発振用トランジスタのベ
ースバイアスを設定するバイアス抵抗と、発振用トラン
ジスタのエミッタに接続された発振周波数の選択を行う
同調回路とを具えた水晶発振回路に於いて、発振用トラ
ンジスタのエミッタ側に可変抵抗素子として挿入された
ＦＥＴ素子と、発振用トランジスタの発振出力を整流し
て負電位を作り出す整流回路と、前記ＦＥＴ素子のゲー
ト電位を設定する帰還抵抗と、を含むＡＧＣループを付
加するよう構成することを特徴とする。
晶振動子と、この水晶振動子の一端にベースが接続され
た発振用トランジスタと、この発振用トランジスタのベ
ースバイアスを設定するバイアス抵抗と、発振用トラン
ジスタのエミッタに接続された発振周波数の選択を行う
同調回路とを具えた水晶発振回路に於いて、発振用トラ
ンジスタのエミッタ側に可変抵抗素子として挿入された
ＦＥＴ素子と、発振用トランジスタの発振出力を整流し
て負電位を作り出す整流回路と、前記ＦＥＴ素子のゲー
ト電位を設定する帰還抵抗と、を含むＡＧＣループを付
加するよう構成することを特徴とする。
【００１０】
【実施例】以下、図面に基づき本発明を詳細に説明す
る。
る。
【００１１】図１に本発明に係る水晶発振回路の一実施
例を示す。
例を示す。
【００１２】図１に示す回路は、ＡＧＣ回路を除けば従
来から多く使用されているコルピッツ型水晶発振回路で
あり、その詳細な説明は不要であろうが、簡単に説明す
れば、１１は水晶振動子であって、発振用トランジスタ
１２のベースとアース間に挿入されたもので、該水晶振
動子と直列に接続されたコンデンサＣは発振周波数微調
整用である。
来から多く使用されているコルピッツ型水晶発振回路で
あり、その詳細な説明は不要であろうが、簡単に説明す
れば、１１は水晶振動子であって、発振用トランジスタ
１２のベースとアース間に挿入されたもので、該水晶振
動子と直列に接続されたコンデンサＣは発振周波数微調
整用である。
【００１３】また、発振用トランジスタ１２のベースに
は該トランジスタが増幅器として機能するようベースに
電位を与えるバイアス抵抗１５、１６が付加され、更に
トランジスタ１１のベースとエミッタ間及び該エミッタ
とアース間に分割コンデンサＣ1 ，Ｃ2 が接続される。
尚、この例に示した回路では、分割コンデンサＣ2 に並
列にトランス１３の一次側が接続され、その２次コイル
から発振出力を得るものであるが、この場合のコンデン
サＣ2 はトランスのコイルとともに発振出力周波数に同
調し、且、コルピッツ発振回路の分割コンデンサとして
必要な容量値となるような値としてある。また、前記コ
ンデンサＣ2 とアース間に挿入したコンデンサＣは高周
波バイパス用である。
は該トランジスタが増幅器として機能するようベースに
電位を与えるバイアス抵抗１５、１６が付加され、更に
トランジスタ１１のベースとエミッタ間及び該エミッタ
とアース間に分割コンデンサＣ1 ，Ｃ2 が接続される。
尚、この例に示した回路では、分割コンデンサＣ2 に並
列にトランス１３の一次側が接続され、その２次コイル
から発振出力を得るものであるが、この場合のコンデン
サＣ2 はトランスのコイルとともに発振出力周波数に同
調し、且、コルピッツ発振回路の分割コンデンサとして
必要な容量値となるような値としてある。また、前記コ
ンデンサＣ2 とアース間に挿入したコンデンサＣは高周
波バイパス用である。
【００１４】さて、この実施例はこのようなコルピッツ
発振器のトランジスタのエミッタに以下に示すようなＡ
ＧＣループを具えている。
発振器のトランジスタのエミッタに以下に示すようなＡ
ＧＣループを具えている。
【００１５】即ち、発振回路の出力端に接続された比較
的小容量値のコンデンサＣ3 と抵抗Ｒ1 と、前記分岐さ
れた高周波信号を整流するダイオードＤ1 ，Ｄ2 とコン
デンサＣ4 と、整流された直流電流を分圧する抵抗Ｒ2
，Ｒ3 と、該電圧をゲートに印加したＦＥＴ１７を具
え、このＦＥＴのドレインとソースを前記発振用トラン
ジスタ１２のエミッタ抵抗Ｒ4 とアース間に挿入する如
く構成したものである。尚、発振用トランジスタ１２の
エミッタ側に接続されたＦＥＴ素子１７は、可変抵抗素
子として使用されているが、トランジスタを用いてもよ
い。前記ＦＥＴ素子１７のゲート側に接続された整流回
路１８は、発振出力を整流して負電位を作り出す作用を
果たし、帰還抵抗１９は、ＦＥＴ素子１７のゲート電位
を設定する。
的小容量値のコンデンサＣ3 と抵抗Ｒ1 と、前記分岐さ
れた高周波信号を整流するダイオードＤ1 ，Ｄ2 とコン
デンサＣ4 と、整流された直流電流を分圧する抵抗Ｒ2
，Ｒ3 と、該電圧をゲートに印加したＦＥＴ１７を具
え、このＦＥＴのドレインとソースを前記発振用トラン
ジスタ１２のエミッタ抵抗Ｒ4 とアース間に挿入する如
く構成したものである。尚、発振用トランジスタ１２の
エミッタ側に接続されたＦＥＴ素子１７は、可変抵抗素
子として使用されているが、トランジスタを用いてもよ
い。前記ＦＥＴ素子１７のゲート側に接続された整流回
路１８は、発振出力を整流して負電位を作り出す作用を
果たし、帰還抵抗１９は、ＦＥＴ素子１７のゲート電位
を設定する。
【００１６】この構成に於いて動作を説明すると、発振
開始前、ＦＥＴ素子１７のゲート電位はゼロであり、そ
のドレインとソース間の抵抗は小さく見掛け上ショート
である。発振を開始し、発振レベルが上昇するに従い、
同調トランス１３からの出力がＡＧＣループ内に取り込
まれ、整流回路１８により直流に変換され、ＦＥＴ素子
１７のゲートＧに逆バイアス電圧が印加される。この結
果、ＦＥＴ素子１７のドレインＤとソースＳとの間の抵
抗値が増大されることとなる。従って、トランジスタ１
２のエミッタ側抵抗値が大きくなると同時にエミッタ側
電位が上がり、相対的にベース電流を制限し、利得を低
下させることが可能となる。
開始前、ＦＥＴ素子１７のゲート電位はゼロであり、そ
のドレインとソース間の抵抗は小さく見掛け上ショート
である。発振を開始し、発振レベルが上昇するに従い、
同調トランス１３からの出力がＡＧＣループ内に取り込
まれ、整流回路１８により直流に変換され、ＦＥＴ素子
１７のゲートＧに逆バイアス電圧が印加される。この結
果、ＦＥＴ素子１７のドレインＤとソースＳとの間の抵
抗値が増大されることとなる。従って、トランジスタ１
２のエミッタ側抵抗値が大きくなると同時にエミッタ側
電位が上がり、相対的にベース電流を制限し、利得を低
下させることが可能となる。
【００１７】このようにすると、水晶振動子側に帰還抵
抗を挿入することなしにＡＧＣループを構成することが
できる。これにより、振幅初期に於いては増幅器の利得
が大きく、発振起動が安定しており、出力レベルが増大
した時点では水晶振動子の負荷インピーダンスが高くな
って水晶振動子のＱを低下させることなくＣ／Ｎを向上
し安定な発振出力を得ることが可能となる。
抗を挿入することなしにＡＧＣループを構成することが
できる。これにより、振幅初期に於いては増幅器の利得
が大きく、発振起動が安定しており、出力レベルが増大
した時点では水晶振動子の負荷インピーダンスが高くな
って水晶振動子のＱを低下させることなくＣ／Ｎを向上
し安定な発振出力を得ることが可能となる。
【００１８】尚、本発明を適用する発振回路は上述した
コルピッツ発振回路に限らず、発振用増幅器の利得を、
その信号入力端バイアスを直接に制御せず間接的にコン
トロールし得るものであれば何にでも適用可能である。
コルピッツ発振回路に限らず、発振用増幅器の利得を、
その信号入力端バイアスを直接に制御せず間接的にコン
トロールし得るものであれば何にでも適用可能である。
【００１９】又、コルピッツ発振回路も種々変形回路が
あるから、それぞれに適用可能である。
あるから、それぞれに適用可能である。
【００２０】例えば図２はトランジスタ１２のエミッタ
に出力用トランスをもたず直接にエミッタから発振信号
を導出したもの、あるいは図３に示す如く、発振用トラ
ンジスタのコレクタに小抵抗を挿入し、トランジスタの
コレクタから発振信号を導出したもの等々に同様に適用
可能である。
に出力用トランスをもたず直接にエミッタから発振信号
を導出したもの、あるいは図３に示す如く、発振用トラ
ンジスタのコレクタに小抵抗を挿入し、トランジスタの
コレクタから発振信号を導出したもの等々に同様に適用
可能である。
【００２１】
【発明の効果】以上説明したように、本発明によれば、
発振用トランジスタのエミッタ側にＦＥＴ素子を挿入
し、ＡＧＣループを構成したので、水晶発振回路におけ
る水晶振動子の負荷インピーダンスを高くすることがで
き、ＡＧＣを必要とする高安定度の水晶発振回路におい
て、より一層安定度を高める上で著しい効果が得られ
る。
発振用トランジスタのエミッタ側にＦＥＴ素子を挿入
し、ＡＧＣループを構成したので、水晶発振回路におけ
る水晶振動子の負荷インピーダンスを高くすることがで
き、ＡＧＣを必要とする高安定度の水晶発振回路におい
て、より一層安定度を高める上で著しい効果が得られ
る。
【００２２】
【図１】本発明に係る水晶発振回路の構成図。
【００２３】
【図２】本発明の変形実施例。
【００２４】
【図３】本発明の変形実施例。
【００２５】
【図４】従来の水晶発振回路の構成図である。
【００２６】
１１ 水晶振動子、 １２ 発振用トランジスタ、 １３ 同調トランス、 １４ 同調回路、 １５、１６ バイアス抵抗、 １７ ＦＥＴ素子、 １８ 整流回路、 １９ 帰還抵抗、
Claims (1)
- 【請求項１】 圧電振動子とトランジスタ増幅器を含む
コルピッツ発振回路に於いて、前記トランジスタ増幅器
のエミッタ側に可変抵抗素子として挿入されたＦＥＴ又
はトランジスタと、発振出力の一部を整流して前記ＦＥ
Ｔ又はトランジスタのゲート若しくはベースバイアス電
圧を発生する整流回路とを含むＡＧＣループを付加した
ことを特徴とする発振回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25476891A JPH0563442A (ja) | 1991-09-04 | 1991-09-04 | 発振回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25476891A JPH0563442A (ja) | 1991-09-04 | 1991-09-04 | 発振回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563442A true JPH0563442A (ja) | 1993-03-12 |
Family
ID=17269616
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25476891A Pending JPH0563442A (ja) | 1991-09-04 | 1991-09-04 | 発振回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563442A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854566A1 (en) * | 1997-01-16 | 1998-07-22 | Nokia Mobile Phones Ltd. | Minimization of the power consumption in an oscillator |
| KR20000049497A (ko) * | 2000-03-31 | 2000-08-05 | 홍경의 | 2자유도 운동시스템 장치 |
| JP2007306421A (ja) * | 2006-05-12 | 2007-11-22 | Ricoh Co Ltd | 発振回路およびその制御方法 |
-
1991
- 1991-09-04 JP JP25476891A patent/JPH0563442A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0854566A1 (en) * | 1997-01-16 | 1998-07-22 | Nokia Mobile Phones Ltd. | Minimization of the power consumption in an oscillator |
| KR20000049497A (ko) * | 2000-03-31 | 2000-08-05 | 홍경의 | 2자유도 운동시스템 장치 |
| JP2007306421A (ja) * | 2006-05-12 | 2007-11-22 | Ricoh Co Ltd | 発振回路およびその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064277A (en) | Automatic biasing scheme for reducing oscillator phase noise | |
| US6838952B2 (en) | Amplitude control device for electrical oscillator and electrical oscillator comprising such a device | |
| JPH0752838B2 (ja) | 集積回路 | |
| US6111466A (en) | Amplifier with feedback to provide bias adjustment | |
| US4968952A (en) | Voltage control oscillator with automatic current control | |
| US5144263A (en) | Method for amplitude control of an oscillator output signal, and circuit configuration for performing the method | |
| US4454485A (en) | Low distortion FET oscillator with feedback loop for amplitude stabilization | |
| US3460056A (en) | Voltage tunable l-c oscillator with amplitude limited positive feedback | |
| US5130674A (en) | Voltage controlled oscilator having controlled bias voltage, AGC and output amplifier | |
| JP4042246B2 (ja) | 圧電発振器 | |
| US5237261A (en) | Voltage step up regulator | |
| US3292104A (en) | Amplitude control circuit for transistor oscillators | |
| JPS60146509A (ja) | ミクサ段 | |
| JPH07240629A (ja) | 電圧制御圧電発振器 | |
| JPH0332088Y2 (ja) | ||
| US4652835A (en) | Gain control bandpass LCR filter with variable bandwidth | |
| JPS6314487Y2 (ja) | ||
| JP3316374B2 (ja) | 発振装置 | |
| JPH0136339Y2 (ja) | ||
| JPS6238322Y2 (ja) | ||
| JPH09148845A (ja) | 発振回路 | |
| SU1059655A1 (ru) | Кварцевый генератор ударного возбуждени | |
| JPS59191907A (ja) | ミキサ回路 | |
| KR800001064Y1 (ko) | 자동이득 조절회로(agc) | |
| JPH0691368B2 (ja) | 発振回路 |