JPH06139302A - 論理検証方式 - Google Patents
論理検証方式Info
- Publication number
- JPH06139302A JPH06139302A JP4289731A JP28973192A JPH06139302A JP H06139302 A JPH06139302 A JP H06139302A JP 4289731 A JP4289731 A JP 4289731A JP 28973192 A JP28973192 A JP 28973192A JP H06139302 A JPH06139302 A JP H06139302A
- Authority
- JP
- Japan
- Prior art keywords
- level
- simulation
- signal
- file
- model
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【目的】異なる２レベルで記述された回路の論理検証を
行う場合に、効率良く回路のシミュレーションが実行で
き、回路の等価性の検証を容易に行える。 【構成】異なる２レベルで記述された回路の論理検証を
行う場合、２つのレベルの回路が混在し、２つの回路の
入力信号と結果比較信号の対応を記述したファイル２
７，２８より、異なる２つのレベルの対応する入力信号
へ接続する共通の外部入力信号と、対応する結果比較信
号の状態値を比較する論理素子を自動生成したシミュレ
ーションモデルを作成するモデル作成部２１と、外部入
力信号に状態値を設定する状態値設定部２２と、シミュ
レーション結果を出力する信号を指定する信号指定部２
３と、２つのレベルの回路が混在するモデルをシミュレ
ーションするシミュレーション部２４より構成される。
行う場合に、効率良く回路のシミュレーションが実行で
き、回路の等価性の検証を容易に行える。 【構成】異なる２レベルで記述された回路の論理検証を
行う場合、２つのレベルの回路が混在し、２つの回路の
入力信号と結果比較信号の対応を記述したファイル２
７，２８より、異なる２つのレベルの対応する入力信号
へ接続する共通の外部入力信号と、対応する結果比較信
号の状態値を比較する論理素子を自動生成したシミュレ
ーションモデルを作成するモデル作成部２１と、外部入
力信号に状態値を設定する状態値設定部２２と、シミュ
レーション結果を出力する信号を指定する信号指定部２
３と、２つのレベルの回路が混在するモデルをシミュレ
ーションするシミュレーション部２４より構成される。
Description
【０００１】
【産業上の利用分野】本発明は論理検証方式に関する。
【０００２】
【従来の技術】従来の論理検証方式は、異なる２レベル
の回路の等価性を検証する場合、各々のレベルの回路の
シミュレーションを行う２つのシミュレータを使用し
て、回路情報より各々のシミュレータが扱えるシミュレ
ーションモデルを作成していた。そして、２つのシミュ
レータに同一のテストパタンを与えて２つのシミュレー
ションを行い、その後２つのシミュレーション結果を比
較して回路の等価性を検証していた。
の回路の等価性を検証する場合、各々のレベルの回路の
シミュレーションを行う２つのシミュレータを使用し
て、回路情報より各々のシミュレータが扱えるシミュレ
ーションモデルを作成していた。そして、２つのシミュ
レータに同一のテストパタンを与えて２つのシミュレー
ションを行い、その後２つのシミュレーション結果を比
較して回路の等価性を検証していた。
【０００３】
【発明が解決しようとする課題】しかしながら、この上
述した従来の論理検証方式は、２つのレベルの回路のシ
ミュレータを使用しているため、２つのシミュレーショ
ンモデル作成して、２つのシミュレーションを実行しな
ければならないので、２つのレベルの回路のシミュレー
ション結果が得られる迄、多大な時間を必要とするとと
もに２つのレベルの回路のシミュレーション結果を比較
しなければならず、等価性を検証するまでにも多大な工
数を必要とするという欠点があった。
述した従来の論理検証方式は、２つのレベルの回路のシ
ミュレータを使用しているため、２つのシミュレーショ
ンモデル作成して、２つのシミュレーションを実行しな
ければならないので、２つのレベルの回路のシミュレー
ション結果が得られる迄、多大な時間を必要とするとと
もに２つのレベルの回路のシミュレーション結果を比較
しなければならず、等価性を検証するまでにも多大な工
数を必要とするという欠点があった。
【０００４】
【課題を解決するための手段】本発明の第１の論理検証
方式は、異なる２つのレベルで記述された回路情報よ
り、２つのレベルの回路が混在し、同一の外部入力信号
から、入力信号対応ファイルの各々のレベルの対応する
入力信号へ接続する様なシミュレーションモデルを作成
するモデル作成部手段と、前記モデル作成手段で作成し
た異なる２つのレベルの回路が混在するシミュレーショ
ンモデルの外部入力端子にテストパタンを設定する状態
値設定手段と、シミュレーション結果を出力する信号を
指定する信号指定手段と、異なる２つのレベルが混在し
たシミュレーションモデルをシミュレーションするシミ
ュレーション手段と、出力された信号のシミュレーショ
ン結果を比較信号対応ファイル中の対応する信号どうし
で比較する結果比較手段とを含んで構成される。
方式は、異なる２つのレベルで記述された回路情報よ
り、２つのレベルの回路が混在し、同一の外部入力信号
から、入力信号対応ファイルの各々のレベルの対応する
入力信号へ接続する様なシミュレーションモデルを作成
するモデル作成部手段と、前記モデル作成手段で作成し
た異なる２つのレベルの回路が混在するシミュレーショ
ンモデルの外部入力端子にテストパタンを設定する状態
値設定手段と、シミュレーション結果を出力する信号を
指定する信号指定手段と、異なる２つのレベルが混在し
たシミュレーションモデルをシミュレーションするシミ
ュレーション手段と、出力された信号のシミュレーショ
ン結果を比較信号対応ファイル中の対応する信号どうし
で比較する結果比較手段とを含んで構成される。
【０００５】また、本発明の第２の論理検証方式は、第
１の論理検証方式における第１のモデル作成手段におい
て比較信号対応ファイルより各々のレベルの対応する出
力信号の一致を比較する論理回路を追加しその論理回路
の出力を外部出力信号とするシミュレーションモデルを
作成する第２のモデル作成手段と、状態値設定手段と、
シミュレーション手段と、信号指定手段とを含んで構成
される。
１の論理検証方式における第１のモデル作成手段におい
て比較信号対応ファイルより各々のレベルの対応する出
力信号の一致を比較する論理回路を追加しその論理回路
の出力を外部出力信号とするシミュレーションモデルを
作成する第２のモデル作成手段と、状態値設定手段と、
シミュレーション手段と、信号指定手段とを含んで構成
される。
【０００６】
【実施例】次に、本発明の実施例について、図面を参照
して詳細に説明する。
して詳細に説明する。
【０００７】図１は本発明の第１の実施例を示すシステ
ム構成図である。レベルＡで記述された回路とレベルＢ
で記述された回路について論理検証を行う。
ム構成図である。レベルＡで記述された回路とレベルＢ
で記述された回路について論理検証を行う。
【０００８】モデル作成部１１では、レベルＡの回路記
述ファイル１６とレベルＢの回路記述ファイル１７、及
びレベルＡとレベルＢの入力信号対応が記述された入力
信号対応フイル１８を入力して入力信号の対の数分の外
部入力信号を自動生成する。そして、自動生成された外
部入力信号から入力信号対応ファイル１８に記述されて
いるレベルＡとレベルＢの対応する入力信号へ接続し、
レベルＡとレベルＢが混在するシミュレーションモデル
を作成する。
述ファイル１６とレベルＢの回路記述ファイル１７、及
びレベルＡとレベルＢの入力信号対応が記述された入力
信号対応フイル１８を入力して入力信号の対の数分の外
部入力信号を自動生成する。そして、自動生成された外
部入力信号から入力信号対応ファイル１８に記述されて
いるレベルＡとレベルＢの対応する入力信号へ接続し、
レベルＡとレベルＢが混在するシミュレーションモデル
を作成する。
【０００９】状態値設定部１２では、モデル作成部１１
で作成したシミュレーションモデル１９を入力し、テス
トパタンファイル１１０をシミュレーションモデル１９
の外部入力信号に設定する。
で作成したシミュレーションモデル１９を入力し、テス
トパタンファイル１１０をシミュレーションモデル１９
の外部入力信号に設定する。
【００１０】信号指定部１３では、比較信号対応ファイ
ル１１１に記述されたレベルＡの比較信号とレルＢの比
較信号のシミュレーション結果を出力するようにシミュ
レーションモデル１９に設定する。
ル１１１に記述されたレベルＡの比較信号とレルＢの比
較信号のシミュレーション結果を出力するようにシミュ
レーションモデル１９に設定する。
【００１１】シミュレーション部１４では、シミュレー
ションモデル１９を状態値設定部１２で設定されたテス
トパタンでシミュレーションを行い、１パタン分のシミ
ュレーションが終了するたびに、信号指定部１３で設定
された信号の状態値をシミュレーション結果１１２へ出
力し、テストパタンファイル１１０の全パタンについて
シミュレーションする。比較結果部１５では、比較信号
対応ファイル１１１に記述されている比較信号の対応よ
り、シミュレーション結果１１２の対応する信号のシミ
ュレーション結果を比較して、比較結果ファイル１１３
へ比較結果を出力する。そして、比較結果ファイル１１
３よりレベルＡとレベルＢの回路が等しいかどうか検証
する。
ションモデル１９を状態値設定部１２で設定されたテス
トパタンでシミュレーションを行い、１パタン分のシミ
ュレーションが終了するたびに、信号指定部１３で設定
された信号の状態値をシミュレーション結果１１２へ出
力し、テストパタンファイル１１０の全パタンについて
シミュレーションする。比較結果部１５では、比較信号
対応ファイル１１１に記述されている比較信号の対応よ
り、シミュレーション結果１１２の対応する信号のシミ
ュレーション結果を比較して、比較結果ファイル１１３
へ比較結果を出力する。そして、比較結果ファイル１１
３よりレベルＡとレベルＢの回路が等しいかどうか検証
する。
【００１２】次に、図１に示す実施例の一適用例を図２
を参照しながら説明する。
を参照しながら説明する。
【００１３】図２は論理検証する回路で、（ａ）がレベ
ルＡで記述した回路、（ｂ）がレベルＢで記述した回路
である。
ルＡで記述した回路、（ｂ）がレベルＢで記述した回路
である。
【００１４】図３は図２で使用するレベルＡとレベルＢ
の入力信号の対応を記述した入力信号対応ファイルのフ
ァイル構成図である。
の入力信号の対応を記述した入力信号対応ファイルのフ
ァイル構成図である。
【００１５】図４は図１に示す実施例によるシミュレー
ションモデルのモデル図で、レベルＡとレベルＢの回路
が混在したシミュレーション回路である。
ションモデルのモデル図で、レベルＡとレベルＢの回路
が混在したシミュレーション回路である。
【００１６】図５は図４に示すシミュレーションモデル
でのシミュレーション時に使用するテストパタンのパタ
ン図である。
でのシミュレーション時に使用するテストパタンのパタ
ン図である。
【００１７】図６は図２で示すシミュレーション結果を
比較するレベルＡとレベルＢの比較信号の対応を記述し
た比較信号対応ファイルのファイル構成図である。
比較するレベルＡとレベルＢの比較信号の対応を記述し
た比較信号対応ファイルのファイル構成図である。
【００１８】図７は図４に示すシミュレーションモデル
における信号のシミュレーション結果が出力された比較
結果ファイルのファイル構成図である。
における信号のシミュレーション結果が出力された比較
結果ファイルのファイル構成図である。
【００１９】図８は図２に示すレベルＡとレベルＢの回
路のシミュレーション結果を比較した比較結果ファイル
のファイル構成図である。
路のシミュレーション結果を比較した比較結果ファイル
のファイル構成図である。
【００２０】まず、図２（ａ）のレベルＡの回路記述フ
ァイル１６と、図２（ｂ）のレベルＢの回路記述ファイ
ル１７、それに、図３のレベルＡとレベルＢの入力信号
の対応が記述された入力信号対応ファイル１８を入力す
る。
ァイル１６と、図２（ｂ）のレベルＢの回路記述ファイ
ル１７、それに、図３のレベルＡとレベルＢの入力信号
の対応が記述された入力信号対応ファイル１８を入力す
る。
【００２１】図３の入力信号対応ファイル１８より、レ
ベルＡの“Ｃ”とレベルＢの“Ｃ＋００”，レベルＡの
“Ｄ”とレベＢの“Ｄ＋００”，レベルＡの“Ｅ”とレ
ベルＢの“Ｅ＋００”，レベルＡの“Ｆ”とレベルＢの
“Ｆ＋００”の４つの入力信号対があることを求め、４
つの外部入力信号Ｗ，Ｘ，Ｙ，Ｚを生成する。そして、
外部入力信号ＷからレベルＡの“Ｃ”とレベルＢの“Ｃ
＋００”、外部入力信号ＸからレベルＡの“Ｄ”とレベ
ルＢの“Ｄ＋００”、外部入力信号ＹからレベルＡ
“Ｅ”とレベルＢの“Ｅ＋００”、外部入力信号Ｚから
レベルＡの“Ｆ”とレベルＢの“Ｆ＋００”へそれぞれ
接続したレベルＡとレベルＢの回路が混在したシミュレ
ーションモデルＭを作成する。
ベルＡの“Ｃ”とレベルＢの“Ｃ＋００”，レベルＡの
“Ｄ”とレベＢの“Ｄ＋００”，レベルＡの“Ｅ”とレ
ベルＢの“Ｅ＋００”，レベルＡの“Ｆ”とレベルＢの
“Ｆ＋００”の４つの入力信号対があることを求め、４
つの外部入力信号Ｗ，Ｘ，Ｙ，Ｚを生成する。そして、
外部入力信号ＷからレベルＡの“Ｃ”とレベルＢの“Ｃ
＋００”、外部入力信号ＸからレベルＡの“Ｄ”とレベ
ルＢの“Ｄ＋００”、外部入力信号ＹからレベルＡ
“Ｅ”とレベルＢの“Ｅ＋００”、外部入力信号Ｚから
レベルＡの“Ｆ”とレベルＢの“Ｆ＋００”へそれぞれ
接続したレベルＡとレベルＢの回路が混在したシミュレ
ーションモデルＭを作成する。
【００２２】次に、図５のテストパタンを入力して、シ
ミュレーションモデルＭの外部入力信号Ｗ，Ｘ，Ｙ，Ｚ
にテストパタンを順次設定する。
ミュレーションモデルＭの外部入力信号Ｗ，Ｘ，Ｙ，Ｚ
にテストパタンを順次設定する。
【００２３】また、図６の比較信号対応ファイル１１に
記述されたレベルＡの“Ｇ”とレベルＢの“Ｇ＋００”
のシミェレーション結果を出力するように設定する。
記述されたレベルＡの“Ｇ”とレベルＢの“Ｇ＋００”
のシミェレーション結果を出力するように設定する。
【００２４】そして、シミュレーションモデルＭのシミ
ュレーションを実行して、１パタン分のシミュレーショ
ンが終了する度に、比較対象信号のシミュレーション結
果を出力して図７のシミュレーション結果を得る。
ュレーションを実行して、１パタン分のシミュレーショ
ンが終了する度に、比較対象信号のシミュレーション結
果を出力して図７のシミュレーション結果を得る。
【００２５】得られた図７のシミュレーション結果を、
図６の比較信号対応ファイル１１１の対応を基に、レベ
ルＡの“Ｇ＋００”の結果を判定して図８の比較結果を
求め、レベルＡとレベルＢの回路の等価性を検証する。
図６の比較信号対応ファイル１１１の対応を基に、レベ
ルＡの“Ｇ＋００”の結果を判定して図８の比較結果を
求め、レベルＡとレベルＢの回路の等価性を検証する。
【００２６】次に、第２の実施例について、図面を参照
しながら詳細に説明する。
しながら詳細に説明する。
【００２７】図９は本発明の第２の実施例を示すシステ
ム構成図である。レベルＡで記述された回路とレベルＢ
で記述された回路について論理検証を行う。
ム構成図である。レベルＡで記述された回路とレベルＢ
で記述された回路について論理検証を行う。
【００２８】モデル作成部２１では、レベルＡの回路記
述ファイル２５とレベルＢの回路記述ファイル２６、及
びレベルＡとレベルＢの入力信号の対応が記述された入
力信号対応ファイル２７と比較信号の対応が記述された
比較信号対応ファイル２８を入力する。そして、入力信
号対応ファイウ２７に記述された入力信号の対の数分の
外部信号を自動生成し、この自動生成した外部入力信号
から入力信号対応ファイル２７に記述されているレベル
ＡとレベルＢの対応するそれぞれの入力信号へ接続す
る。また、比較信号対応ファイル２８に記述された比較
信号の対の数分だけ論理素子を自動生成し、比較信号対
応ファイル２８に記述されたレベルＡとレベルＢの比較
信号を指導生成した論理素子の入力とし、論理素子の出
力を外部出力端子とした、レベルＡとレベルＢが混在す
るシミュレーションモデルを作成する。状態値設定部２
２では、モデル作成部Ｂ２１で作成したシミュレーショ
ンモデル２９を入力し、テストパタンファイル２１０を
シミュレーションモデル２９の外部入力信号に設定す
る。シミュレーション部２４では、シミュレーションモ
デル２９を状態値設定部２２で設定されたテストパタン
ファイル２１０でシミュレーションを行い、１パタン分
のシミュレーションが終了するたびに、信号指定部２３
で設定された外部出力信号の状態値をシミュレーション
結果ファイル２１１へ出力する。そして、出力されたシ
ミュレーション結果ファイル２１１より、レベルＡとレ
ベルＢの回路が等しいかどうか検証する。
述ファイル２５とレベルＢの回路記述ファイル２６、及
びレベルＡとレベルＢの入力信号の対応が記述された入
力信号対応ファイル２７と比較信号の対応が記述された
比較信号対応ファイル２８を入力する。そして、入力信
号対応ファイウ２７に記述された入力信号の対の数分の
外部信号を自動生成し、この自動生成した外部入力信号
から入力信号対応ファイル２７に記述されているレベル
ＡとレベルＢの対応するそれぞれの入力信号へ接続す
る。また、比較信号対応ファイル２８に記述された比較
信号の対の数分だけ論理素子を自動生成し、比較信号対
応ファイル２８に記述されたレベルＡとレベルＢの比較
信号を指導生成した論理素子の入力とし、論理素子の出
力を外部出力端子とした、レベルＡとレベルＢが混在す
るシミュレーションモデルを作成する。状態値設定部２
２では、モデル作成部Ｂ２１で作成したシミュレーショ
ンモデル２９を入力し、テストパタンファイル２１０を
シミュレーションモデル２９の外部入力信号に設定す
る。シミュレーション部２４では、シミュレーションモ
デル２９を状態値設定部２２で設定されたテストパタン
ファイル２１０でシミュレーションを行い、１パタン分
のシミュレーションが終了するたびに、信号指定部２３
で設定された外部出力信号の状態値をシミュレーション
結果ファイル２１１へ出力する。そして、出力されたシ
ミュレーション結果ファイル２１１より、レベルＡとレ
ベルＢの回路が等しいかどうか検証する。
【００２９】次に第２の実施例の一適用例を説明する。
【００３０】図２（ａ）のレベルＡで記述した回路と図
２（ｂ）のレベルＢで記述した回路の論理検証を行う。
２（ｂ）のレベルＢで記述した回路の論理検証を行う。
【００３１】まず、図２（ａ）のレベルＡの回路記述フ
ァイル２５と、図２（ｂ）のレベルＢの回路記述ファイ
ル２６、それに、図３のレベルＡとレベルＢの入力信号
の対応が記述された入力信号対応ファイル２７および、
図６のレベルＡとレベルＢの比較信号の対応が記述され
た比較信号対応ファイル２８を入力する。図３の入力信
号対応ファイル２７より、レベルＡの“Ｃ”とレベルＢ
の“Ｃ＋００”，レベルＡの“Ｄ”とレベルＢの“Ｄ＋
００”，レベルＡの“Ｅ”とレベルＢの“Ｅ＋００”，
レベルＡの“Ｆ”とレベルＢの“Ｆ＋００”の４つの入
力信号体があることを求め、４つの外部入力信号Ｗ，
Ｘ，Ｙ，Ｚを生成する。そして、外部入力信号Ｗからレ
ベルＡの“Ｃ”とレベルＢの“Ｃ＋００”、外部入力信
号ＸからレベルＡの“Ｄ”とレベルＢの“Ｄ＋００”、
外部入力信号ＹからレベルＡの“Ｅ”とレベルＢの“Ｅ
＋００”、外部入力信号ＺからレベルＡの“Ｆ”とレベ
ルＢの“Ｆ＋００”へそれぞれ接続する。次に、図６の
比較信号対応ファイル２８より、レベルＡの“Ｇ”とレ
ベルＢの“Ｇ＋００”の比較信号対があることを求め、
２つの信号を入力とし、２つの入力が異なる場合に１を
検出できる排他的論理和の論理演算を行う論理素子Ｓ４
を自動生成し、レベルＡの“Ｇ”とレベルＢの“Ｇ＋０
０”を論理素子Ｓ４の入力信号に設定する。また、論理
素子Ｓ４の出力信号を外部出力信号Ｇ’へ接続する。こ
のようにして、レベルＡとレベルＢの回路が混在たシミ
ュレーションモデルＭを作成する。
ァイル２５と、図２（ｂ）のレベルＢの回路記述ファイ
ル２６、それに、図３のレベルＡとレベルＢの入力信号
の対応が記述された入力信号対応ファイル２７および、
図６のレベルＡとレベルＢの比較信号の対応が記述され
た比較信号対応ファイル２８を入力する。図３の入力信
号対応ファイル２７より、レベルＡの“Ｃ”とレベルＢ
の“Ｃ＋００”，レベルＡの“Ｄ”とレベルＢの“Ｄ＋
００”，レベルＡの“Ｅ”とレベルＢの“Ｅ＋００”，
レベルＡの“Ｆ”とレベルＢの“Ｆ＋００”の４つの入
力信号体があることを求め、４つの外部入力信号Ｗ，
Ｘ，Ｙ，Ｚを生成する。そして、外部入力信号Ｗからレ
ベルＡの“Ｃ”とレベルＢの“Ｃ＋００”、外部入力信
号ＸからレベルＡの“Ｄ”とレベルＢの“Ｄ＋００”、
外部入力信号ＹからレベルＡの“Ｅ”とレベルＢの“Ｅ
＋００”、外部入力信号ＺからレベルＡの“Ｆ”とレベ
ルＢの“Ｆ＋００”へそれぞれ接続する。次に、図６の
比較信号対応ファイル２８より、レベルＡの“Ｇ”とレ
ベルＢの“Ｇ＋００”の比較信号対があることを求め、
２つの信号を入力とし、２つの入力が異なる場合に１を
検出できる排他的論理和の論理演算を行う論理素子Ｓ４
を自動生成し、レベルＡの“Ｇ”とレベルＢの“Ｇ＋０
０”を論理素子Ｓ４の入力信号に設定する。また、論理
素子Ｓ４の出力信号を外部出力信号Ｇ’へ接続する。こ
のようにして、レベルＡとレベルＢの回路が混在たシミ
ュレーションモデルＭを作成する。
【００３２】次に、図５のテストパタンを入力して、シ
ミュレーションモデルＭの外部入力信号Ｗ，Ｘ，Ｙ，Ｚ
にテストパタンを順次設定する。
ミュレーションモデルＭの外部入力信号Ｗ，Ｘ，Ｙ，Ｚ
にテストパタンを順次設定する。
【００３３】また、シミュレーションモデルＭの外部出
力信号Ｇ’へシミュレーション結果を出力するように設
定する。
力信号Ｇ’へシミュレーション結果を出力するように設
定する。
【００３４】そして、シミュレーションモデルＭのシミ
ュレーションを実行して、１パタン分のシミュレーショ
ンが終了する度に、外部出力信号Ｇ’のシミュレーショ
ン結果を出力し、図１１のシミュレーション結果を得
る。得られた図１１のシミュレーション結果より、レベ
ルＡとレベルＢの回路の等価性を検証する。
ュレーションを実行して、１パタン分のシミュレーショ
ンが終了する度に、外部出力信号Ｇ’のシミュレーショ
ン結果を出力し、図１１のシミュレーション結果を得
る。得られた図１１のシミュレーション結果より、レベ
ルＡとレベルＢの回路の等価性を検証する。
【００３５】
【発明の効果】本発明の論理検証方式は、異なった２レ
ベルで記述された回路の論理検証を行う場合に、１度の
シミュレーションで異なった２レベルで記述された回路
のシミュレーションを同時に行うことができるから、出
力されたシミュレーション結果が異なった２レベルで記
述された回路の等価性を検証した結果として得ることが
でるため、２つの回路のシミュレーションに費やされる
時間を削減できるとともに２つの回路のシミュレーショ
ン結果を比較して回路の等価性を検証する時間も削減で
きるので、短時間に論理検証が行えるという効果があ
る。
ベルで記述された回路の論理検証を行う場合に、１度の
シミュレーションで異なった２レベルで記述された回路
のシミュレーションを同時に行うことができるから、出
力されたシミュレーション結果が異なった２レベルで記
述された回路の等価性を検証した結果として得ることが
でるため、２つの回路のシミュレーションに費やされる
時間を削減できるとともに２つの回路のシミュレーショ
ン結果を比較して回路の等価性を検証する時間も削減で
きるので、短時間に論理検証が行えるという効果があ
る。
【図面の簡単な説明】
【図１】本発明の第１の実施例を示すシステム構成図
【図２】（ａ），（ｂ）は図１に示す実施例の一適用例
を示す回路構成図
を示す回路構成図
【図３】図２で使用するレベルＡとレベルＢの入力信号
の対応を記述した入力信号対応ファイルのファイル構成
図
の対応を記述した入力信号対応ファイルのファイル構成
図
【図４】図１に示す実施例によるシミュレーションモデ
ルのモデル図
ルのモデル図
【図５】図４に示すシミュレーションモデルで入力信号
に設定するテストパタンのパタン図
に設定するテストパタンのパタン図
【図６】図２で示すレベルＡとレベルＢの比較信号の対
応を記述した比較信号対応ファイルのファイル構成図
応を記述した比較信号対応ファイルのファイル構成図
【図７】図４に示すシミュレーションモデルにおける比
較信号のシミュレーション結果を格納する比較結果ファ
イルのファイル構成図
較信号のシミュレーション結果を格納する比較結果ファ
イルのファイル構成図
【図８】図２に示すレベルＡとレベルＢの回路をシミュ
レーション結果を比較した比較結果ファイルのファイル
構成図
レーション結果を比較した比較結果ファイルのファイル
構成図
【図９】本発明の第２の実施例を示すシステム構成図
【図１０】図９に示す実施例によるシミュレーションモ
デルのモデル図
デルのモデル図
【図１１】図１０に示すシミュレーションモデルによる
シミュレーション結果ファイルのファイル構成図
シミュレーション結果ファイルのファイル構成図
１１，２１ モデル作成部 １２，２２ 状態値設定部 １３，２３ 信号指定部 １４，２４ シミュレーション部 １５ 結果比較部 １６，１７，２５，２６ 回路記述ファイル １８，２７ 入力信号対応ファイル １９，２９ シミュレーションモデル １１０，２１０ テストパタンファイル １１１，２８ 比較信号対応ファイル １１２，２１１ シミュレーション結果ファイル １１３ 比較結果ファイル Ｓ１〜Ｓ３ レベル論理素子 Ｃ〜Ｉ，Ｃ＋００，Ｄ＋００，Ｅ＋００，Ｆ＋００，Ｇ
＋００，Ｈ＋００，Ｉ＋００ レベル信号 Ｍ シミュレーションモデル Ｗ〜１ 外部入力信号 Ｇ’ 外部出力信号 Ｓ４ 排他的論理和素子
＋００，Ｈ＋００，Ｉ＋００ レベル信号 Ｍ シミュレーションモデル Ｗ〜１ 外部入力信号 Ｇ’ 外部出力信号 Ｓ４ 排他的論理和素子
Claims (2)
- 【請求項１】 異なる２つのレベルで記述された回路情
報より２つのレベルの回路が混在し同一の外部入力信号
から入力信号対応ファイルの各々のレベルの対応する入
力信号へ接続する様なシミュレーションモデルを作成す
る第１のモデル作成手段と、前記第１のモデル作成手段
で作成した異なる２つのレベルの回路が混在するシミュ
レーションモデルの外部入力端子にテストパタンを設定
する状態値設定手段と、シミュレーション結果を出力す
る信号を指定する信号指定手段と、異なる２つのレベル
が混在したシミュレーションモデルをシミュレーション
するシミュレーション手段と、出力された信号のシミュ
レーション結果を比較信号対応ファイル中の対応する信
号どうしで比較する結果比較手段とを含むことを特徴と
する論理検証方式。 - 【請求項２】 請求項１記載の第１のモデル作成手段に
おいて比較信号対応ファイルより各々のレベルの対応す
る出力信号の一致を比較する論理回路を追加しその論理
回路の出力を外部出力信号とするシミュレーションモデ
ルを作成する第２のモデル作成手段と、請求項１記載の
状態値設定手段と、シミュレーション手段と、信号指定
手段とを含むことを特徴とする論理検証方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289731A JPH06139302A (ja) | 1992-10-28 | 1992-10-28 | 論理検証方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4289731A JPH06139302A (ja) | 1992-10-28 | 1992-10-28 | 論理検証方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06139302A true JPH06139302A (ja) | 1994-05-20 |
Family
ID=17747029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4289731A Withdrawn JPH06139302A (ja) | 1992-10-28 | 1992-10-28 | 論理検証方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06139302A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6959271B1 (en) * | 1999-10-29 | 2005-10-25 | Stmicroelectronics Limited | Method of identifying an accurate model |
-
1992
- 1992-10-28 JP JP4289731A patent/JPH06139302A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6959271B1 (en) * | 1999-10-29 | 2005-10-25 | Stmicroelectronics Limited | Method of identifying an accurate model |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248753B2 (ja) | 組み合わせ論理回路の遷移表決定方法及び装置 | |
| WO1999008212A1 (en) | System and method for automated design verification | |
| JPH0560069B2 (ja) | ||
| JPH06139302A (ja) | 論理検証方式 | |
| US20030204388A1 (en) | Automated random verification of complex and structurally-variable systems | |
| US7047173B1 (en) | Analog signal verification using digital signatures | |
| JP2748855B2 (ja) | 半導体集積回路のシミュレーション装置および方法 | |
| US20030182096A1 (en) | Analog-digital converter cell, simulation apparatus, and simulation method | |
| JPH09265489A (ja) | シミュレーション処理方法 | |
| JPS6395579A (ja) | デジタル回路の論理シミユレ−シヨン方式 | |
| JPH056406A (ja) | スキヤンパス論理検証方式 | |
| JP2850629B2 (ja) | 論理検証システム | |
| JP2972499B2 (ja) | 論理回路遅延シミュレータ装置 | |
| JP2539049B2 (ja) | 諭理シミュレ―ション装置 | |
| JPH05258003A (ja) | 論理検証方式 | |
| JPH02294840A (ja) | 論理検証方式 | |
| Can | Modeling analog chips as if they are digital | |
| JPH02294843A (ja) | 論理検証装置 | |
| JPS6398042A (ja) | シミユレ−シヨン方法 | |
| JPH05143665A (ja) | 定型回路の検証データ自動生成システム | |
| JPH05225278A (ja) | 論理シミュレータのライブラリ検証装置及び検証方法 | |
| JPH03257586A (ja) | 論理回路のタイミングシミュレーション方式 | |
| JP2000206209A (ja) | テストシステム | |
| JPH08194739A (ja) | 論理回路の故障シミュレーション方法 | |
| JPH06208601A (ja) | 論理検証方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000104 |