JPH0564422A - スイツチング素子の絶縁形駆動回路 - Google Patents
スイツチング素子の絶縁形駆動回路Info
- Publication number
- JPH0564422A JPH0564422A JP41552190A JP41552190A JPH0564422A JP H0564422 A JPH0564422 A JP H0564422A JP 41552190 A JP41552190 A JP 41552190A JP 41552190 A JP41552190 A JP 41552190A JP H0564422 A JPH0564422 A JP H0564422A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- transformer
- circuit
- gate
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 スイッチング素子を絶縁トランスを介して駆
動する駆動回路の小形化および低廉化。 【構成】 電力変換装置等で用いられるスイッチング素
子を絶縁し高周波で駆動するに当たり、絶縁のために使
用されるトランスを２１〜２ｎの如くｎ個（２以上の整
数）に分割し、その各々にパルス分配回路１から高周波
パルスを分周して分配し、ダイオード３１〜３ｎにより
合成してスイッチング素子５を駆動する。これにより、
個々の絶縁トランスを高周波パルスの周波数の数分の１
の周波数で動作できるようにして高周波責務を緩和し、
駆動回路の小形化，低廉化を図る。
動する駆動回路の小形化および低廉化。 【構成】 電力変換装置等で用いられるスイッチング素
子を絶縁し高周波で駆動するに当たり、絶縁のために使
用されるトランスを２１〜２ｎの如くｎ個（２以上の整
数）に分割し、その各々にパルス分配回路１から高周波
パルスを分周して分配し、ダイオード３１〜３ｎにより
合成してスイッチング素子５を駆動する。これにより、
個々の絶縁トランスを高周波パルスの周波数の数分の１
の周波数で動作できるようにして高周波責務を緩和し、
駆動回路の小形化，低廉化を図る。
Description
【０００１】
【産業上の利用分野】この発明は、半導体電力変換装置
等を構成するスイッチング素子の絶縁形駆動回路に関す
る。
等を構成するスイッチング素子の絶縁形駆動回路に関す
る。
【０００２】
【従来の技術】図６は従来例（必要ならば、特開平１−
５７８２０号公報を参照されたい）を示す回路図で、Ｓ
Ｃは電源、ＥＸ１，２はエクスクルーシブオアゲート、
２１は絶縁トランス、３１，３２，３３はダイオード、
Ｒ１，Ｒ２は抵抗、Ｃ１はコンデンサ、Ｎ１はノット回
路、Ｄ１はドライバー、５はスイッチング素子である。
なお、エクスクルーシブオアゲートＥＸ２は負電源
（Ｎ）を生成するために設けられ、コンデンサＣ１はノ
ット回路Ｎ１の電源を作るために設けられる。
５７８２０号公報を参照されたい）を示す回路図で、Ｓ
Ｃは電源、ＥＸ１，２はエクスクルーシブオアゲート、
２１は絶縁トランス、３１，３２，３３はダイオード、
Ｒ１，Ｒ２は抵抗、Ｃ１はコンデンサ、Ｎ１はノット回
路、Ｄ１はドライバー、５はスイッチング素子である。
なお、エクスクルーシブオアゲートＥＸ２は負電源
（Ｎ）を生成するために設けられ、コンデンサＣ１はノ
ット回路Ｎ１の電源を作るために設けられる。
【０００３】図７は図６の動作を説明するための波形図
で、同図の符号Ａ〜Ｇと図６の各部に付した符号とは対
応している。いま、エクスクルーシブオアゲートＥＸ１
の一方の端子に電源ＳＣから同図Ａの如き電圧が供給さ
れ、その他方に同図Ｂの如き信号が与えられるとゲート
ＥＸ１の出力は同図Ｃの如くなる。この出力は絶縁トラ
ンス２１において同図Ｄの如く変換された後、ダイオー
ド３１，３２によって同図Ｅのように全波整流され、ノ
ット回路Ｎ１およびドライバーＤ１を経てスイッチング
素子５が駆動される。また、電圧Ｅはさらにダイオード
３３およびコンデンサＣ１に与えられ、このコンデンサ
Ｃ１の同図Ｆに示す直流化端子電圧はノット回路Ｎ１に
対する電源として用いられる。
で、同図の符号Ａ〜Ｇと図６の各部に付した符号とは対
応している。いま、エクスクルーシブオアゲートＥＸ１
の一方の端子に電源ＳＣから同図Ａの如き電圧が供給さ
れ、その他方に同図Ｂの如き信号が与えられるとゲート
ＥＸ１の出力は同図Ｃの如くなる。この出力は絶縁トラ
ンス２１において同図Ｄの如く変換された後、ダイオー
ド３１，３２によって同図Ｅのように全波整流され、ノ
ット回路Ｎ１およびドライバーＤ１を経てスイッチング
素子５が駆動される。また、電圧Ｅはさらにダイオード
３３およびコンデンサＣ１に与えられ、このコンデンサ
Ｃ１の同図Ｆに示す直流化端子電圧はノット回路Ｎ１に
対する電源として用いられる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような回路では、被駆動スイッチング素子のスイッチン
グ周波数よりも充分高い周波数で絶縁トランスを駆動す
る必要があるため、絶縁トランスには高周波特性の良い
鉄心入りトランスを使用する必要があり、また絶縁トラ
ンスの駆動回路にも高速なスイッチング動作が可能な特
別の半導体素子や複雑な回路を用いる必要があって、ス
イッチング素子の駆動回路が大形化するだけでなく高価
となっており、その結果、駆動回路の小形化，低廉化が
望まれている。したがって、この発明の課題はスイッチ
ング素子駆動回路の小形化，低廉化を図ることにある。
ような回路では、被駆動スイッチング素子のスイッチン
グ周波数よりも充分高い周波数で絶縁トランスを駆動す
る必要があるため、絶縁トランスには高周波特性の良い
鉄心入りトランスを使用する必要があり、また絶縁トラ
ンスの駆動回路にも高速なスイッチング動作が可能な特
別の半導体素子や複雑な回路を用いる必要があって、ス
イッチング素子の駆動回路が大形化するだけでなく高価
となっており、その結果、駆動回路の小形化，低廉化が
望まれている。したがって、この発明の課題はスイッチ
ング素子駆動回路の小形化，低廉化を図ることにある。
【０００５】
【課題を解決するための手段】このような課題を解決す
るため、この発明では、スイッチング素子の絶縁形駆動
回路において、複数個の絶縁トランスと、被駆動スイッ
チング素子に対する高周波のオン，オフ指令信号を分周
して個々の絶縁トランスにそれぞれ分配する分配回路と
を設け、この分配回路からの出力を合成してスイッチン
グ素子を駆動することを特徴としている。
るため、この発明では、スイッチング素子の絶縁形駆動
回路において、複数個の絶縁トランスと、被駆動スイッ
チング素子に対する高周波のオン，オフ指令信号を分周
して個々の絶縁トランスにそれぞれ分配する分配回路と
を設け、この分配回路からの出力を合成してスイッチン
グ素子を駆動することを特徴としている。
【０００６】
【作用】絶縁トランスを複数個設けるとともに、被駆動
スイッチング素子への高周波のオン，オフ指令信号を分
周して個々の絶縁トランスへ分配するようにしたので、
各絶縁トランスは被駆動スイッチング素子へのオン，オ
フ指令信号の周波数の数分の１の周波数で動作すれば良
いことになり、その結果、小形，低廉化が可能となる。
スイッチング素子への高周波のオン，オフ指令信号を分
周して個々の絶縁トランスへ分配するようにしたので、
各絶縁トランスは被駆動スイッチング素子へのオン，オ
フ指令信号の周波数の数分の１の周波数で動作すれば良
いことになり、その結果、小形，低廉化が可能となる。
【０００７】
【実施例】図１はこの発明を概念的に示すブロック図
で、１はパルス分配回路、２１，２２…２ｎは絶縁トラ
ンス、３１，３２… ３ｎはダイオード、４は保護抵
抗、５はＭＯＳ−ＦＥＴの如きスイッチング素子で、こ
れは絶縁トランスをｎ個に分割した例である。いま、被
駆動スイッチング素子へのオン，オフ指令信号が同図の
端子Ｔから入力されると、パルス分配回路１は互いに１
周期ずつずれたｎ個の信号を出力し、１周期目は絶縁ト
ランス２１に、２周期目は絶縁トランス２２に…、そし
てｎ周期目は絶縁トランス２ｎにそれぞれ分配する。絶
縁トランスの出力側にはダイオード３１〜３ｎが設けら
れ、これらにより加算回路が形成されているので、絶縁
トランス２１〜２ｎの出力はこの加算回路にて合成さ
れ、半導体スイッチング素子に必要な駆動信号を得るこ
とができる。このとき、絶縁トランスの各々を駆動する
周波数はオン，オフ信号周波数の１／ｎとなる。
で、１はパルス分配回路、２１，２２…２ｎは絶縁トラ
ンス、３１，３２… ３ｎはダイオード、４は保護抵
抗、５はＭＯＳ−ＦＥＴの如きスイッチング素子で、こ
れは絶縁トランスをｎ個に分割した例である。いま、被
駆動スイッチング素子へのオン，オフ指令信号が同図の
端子Ｔから入力されると、パルス分配回路１は互いに１
周期ずつずれたｎ個の信号を出力し、１周期目は絶縁ト
ランス２１に、２周期目は絶縁トランス２２に…、そし
てｎ周期目は絶縁トランス２ｎにそれぞれ分配する。絶
縁トランスの出力側にはダイオード３１〜３ｎが設けら
れ、これらにより加算回路が形成されているので、絶縁
トランス２１〜２ｎの出力はこの加算回路にて合成さ
れ、半導体スイッチング素子に必要な駆動信号を得るこ
とができる。このとき、絶縁トランスの各々を駆動する
周波数はオン，オフ信号周波数の１／ｎとなる。
【０００８】図２はこの発明の実施例を示す回路図で、
パルス分配回路をフリップフロップ６とアンドゲート７
１，７２とから構成し、絶縁トランスを２個（２１，２
２）とした例で、したがってダイオードも２個（３１，
３２）設けられている。４は抵抗、５はスイッチング素
子である。その動作につき図３を参照して説明する。な
お、図３は図２の動作を説明するための各部波形図で、
Ａ〜Ｆの符号は図２の各部に付した符号とそれぞれ対応
している。
パルス分配回路をフリップフロップ６とアンドゲート７
１，７２とから構成し、絶縁トランスを２個（２１，２
２）とした例で、したがってダイオードも２個（３１，
３２）設けられている。４は抵抗、５はスイッチング素
子である。その動作につき図３を参照して説明する。な
お、図３は図２の動作を説明するための各部波形図で、
Ａ〜Ｆの符号は図２の各部に付した符号とそれぞれ対応
している。
【０００９】いま、図３のＡのごとき被駆動スイッチン
グ素子に対する高周波のオン，オフ指令信号がフリップ
フロップ６に入力されると、そのＱ出力はＢに示すよう
になり、その反転出力はＣのようになり、周波数が１／
２に分周される。アンドゲート７１はオン，オフ指令信
号Ａと信号Ｂとのアンドをとり、アンドゲート７２はオ
ン，オフ指令信号Ａと信号Ｃとのアンドを取るので、ア
ンドゲート７１からは同図Ｄに示すような出力が得ら
れ、アンドゲート７２からは同図Ｅに示すような出力が
得られる。信号Ｄは絶縁トランス２１に、また信号Ｅは
絶縁トランス２２に与えられた後、ダイオード３１，３
２により加算されて信号Ｆが生成され、この信号がスイ
ッチング素子５に駆動信号として与えられる。この例で
は、絶縁トランスを２個使用していることから、各絶縁
トランス２１，２２を駆動する周波数はオン，オフ信号
周波数の１／２となる。
グ素子に対する高周波のオン，オフ指令信号がフリップ
フロップ６に入力されると、そのＱ出力はＢに示すよう
になり、その反転出力はＣのようになり、周波数が１／
２に分周される。アンドゲート７１はオン，オフ指令信
号Ａと信号Ｂとのアンドをとり、アンドゲート７２はオ
ン，オフ指令信号Ａと信号Ｃとのアンドを取るので、ア
ンドゲート７１からは同図Ｄに示すような出力が得ら
れ、アンドゲート７２からは同図Ｅに示すような出力が
得られる。信号Ｄは絶縁トランス２１に、また信号Ｅは
絶縁トランス２２に与えられた後、ダイオード３１，３
２により加算されて信号Ｆが生成され、この信号がスイ
ッチング素子５に駆動信号として与えられる。この例で
は、絶縁トランスを２個使用していることから、各絶縁
トランス２１，２２を駆動する周波数はオン，オフ信号
周波数の１／２となる。
【００１０】図４はこの発明の他の実施例を示す回路図
で、パルス分配回路を２段のフリップフロップからなる
２段分周回路８とノットゲート９Ａ，９Ｂとアンドゲー
ト１０Ａ〜１０Ｄとから構成し、絶縁トランスを４個
（２１〜２４）とした例で、したがってダイオードも４
個（３１〜３４）設けられており、その他は図２と同様
である。その動作につき図５を参照して説明する。な
お、図５は図４の動作を説明するための各部波形図で、
Ａ〜Ｊの符号は図４の各部に付した各符号とそれぞれ対
応している。
で、パルス分配回路を２段のフリップフロップからなる
２段分周回路８とノットゲート９Ａ，９Ｂとアンドゲー
ト１０Ａ〜１０Ｄとから構成し、絶縁トランスを４個
（２１〜２４）とした例で、したがってダイオードも４
個（３１〜３４）設けられており、その他は図２と同様
である。その動作につき図５を参照して説明する。な
お、図５は図４の動作を説明するための各部波形図で、
Ａ〜Ｊの符号は図４の各部に付した各符号とそれぞれ対
応している。
【００１１】いま、図５のＡのごとき被駆動スイッチン
グ素子に対する高周波のオン，オフ指令信号が２段分周
回路８に入力されると、その１／２分周出力はＢに示す
ようになり、その１／４分周出力はＤに示すようにな
る。ノットゲート９ＡはＢの反転信号Ｃを、またノット
ゲート９ＢはＤの反転信号Ｅをそれぞれ出力する。そし
て、アンドゲート１０Ａは信号Ａ，Ｂ，Ｅ、アンドゲー
ト１０Ｂは信号Ａ，Ｃ，Ｅ、アンドゲート１０Ｃは信号
Ａ，Ｂ，Ｄ、アンドゲート１０Ｄは信号Ａ，Ｃ，Ｄの各
アンドをとり、アンドゲート１０ＡからはＦ、アンドゲ
ート１０ＢからはＧ、アンドゲート１０ＣからはＨ、ア
ンドゲート１０ＤからはＩなる信号が得られる。信号
Ｆ，Ｇ，Ｈ，Ｉはそれぞれ絶縁トランス２１，２２，２
３，２４に与えられた後、ダイオード３１，３２，３
３，３４にて加算され、駆動信号Ｊが生成される。この
例では、絶縁トランスを４個使用していることから、各
絶縁トランス２１，２２，２３，２４を駆動する周波数
はオン，オフ信号周波数の１／４となる。
グ素子に対する高周波のオン，オフ指令信号が２段分周
回路８に入力されると、その１／２分周出力はＢに示す
ようになり、その１／４分周出力はＤに示すようにな
る。ノットゲート９ＡはＢの反転信号Ｃを、またノット
ゲート９ＢはＤの反転信号Ｅをそれぞれ出力する。そし
て、アンドゲート１０Ａは信号Ａ，Ｂ，Ｅ、アンドゲー
ト１０Ｂは信号Ａ，Ｃ，Ｅ、アンドゲート１０Ｃは信号
Ａ，Ｂ，Ｄ、アンドゲート１０Ｄは信号Ａ，Ｃ，Ｄの各
アンドをとり、アンドゲート１０ＡからはＦ、アンドゲ
ート１０ＢからはＧ、アンドゲート１０ＣからはＨ、ア
ンドゲート１０ＤからはＩなる信号が得られる。信号
Ｆ，Ｇ，Ｈ，Ｉはそれぞれ絶縁トランス２１，２２，２
３，２４に与えられた後、ダイオード３１，３２，３
３，３４にて加算され、駆動信号Ｊが生成される。この
例では、絶縁トランスを４個使用していることから、各
絶縁トランス２１，２２，２３，２４を駆動する周波数
はオン，オフ信号周波数の１／４となる。
【００１２】以上では、パルス分配回路により高周波の
オン，オフ指令信号を２分周，４分周するようにした
が、カウンタを用いることにより一般的にはｎ（２以上
の整数）分周することができ、したがって絶縁トランス
をｎ個に分割することが可能となる。
オン，オフ指令信号を２分周，４分周するようにした
が、カウンタを用いることにより一般的にはｎ（２以上
の整数）分周することができ、したがって絶縁トランス
をｎ個に分割することが可能となる。
【００１３】
【発明の効果】この発明によれば、ｎ個の絶縁トランス
の各々が被駆動スイッチング素子に対するオン，オフ指
令周波数の１／ｎで動作すれば良いので、絶縁トランス
としては従来程の高周波特性は要求されず、また絶縁ト
ランス用駆動回路も動作周波数は低くて済み、その結
果、入手が容易な半導体素子や簡単な回路構成で実現す
ることができる。したがって、駆動回路の小形化，低廉
化が実現される。
の各々が被駆動スイッチング素子に対するオン，オフ指
令周波数の１／ｎで動作すれば良いので、絶縁トランス
としては従来程の高周波特性は要求されず、また絶縁ト
ランス用駆動回路も動作周波数は低くて済み、その結
果、入手が容易な半導体素子や簡単な回路構成で実現す
ることができる。したがって、駆動回路の小形化，低廉
化が実現される。
【図１】この発明の概念を説明するためのブロック図で
ある。
ある。
【図２】この発明の実施例を示す回路図である。
【図３】図２の動作を説明するための各部波形図であ
る。
る。
【図４】この発明の他の実施例を示す回路図である。
【図５】図４の動作を説明するための各部波形図であ
る。
る。
【図６】従来例を示すブロック図である。
【図７】図６の動作を説明するための各部波形図であ
る。
る。
１ パルス分配回路 ４ 抵抗 ５ スイッチング素子 ６ フリップフロップ ８ ２段分周回路 ２１ 絶縁トランス ２２ 絶縁トランス ２３ 絶縁トランス ２４ 絶縁トランス ２ｎ 絶縁トランス ３１ ダイオード ３２ ダイオード ３３ ダイオード ３４ ダイオード ３ｎ ダイオード ７１ アンドゲート ７２ アンドゲート ９Ａ ノットゲート ９Ｂ ノットゲート １０Ａ アンドゲート １０Ｂ アンドゲート １０Ｃ アンドゲート １０Ｄ アンドゲート
Claims (1)
- 【請求項１】 スイッチング素子の絶縁形駆動回路にお
いて、 複数個の絶縁トランスと、被駆動スイッチング素子に対
する高周波のオン，オフ指令信号を分周して個々の絶縁
トランスにそれぞれ分配する分配回路とを設け、この分
配回路からの出力を合成してスイッチング素子を駆動す
ることを特徴とするスイッチング素子の絶縁形駆動回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41552190A JPH0564422A (ja) | 1990-12-28 | 1990-12-28 | スイツチング素子の絶縁形駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP41552190A JPH0564422A (ja) | 1990-12-28 | 1990-12-28 | スイツチング素子の絶縁形駆動回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0564422A true JPH0564422A (ja) | 1993-03-12 |
Family
ID=18523865
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP41552190A Pending JPH0564422A (ja) | 1990-12-28 | 1990-12-28 | スイツチング素子の絶縁形駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0564422A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987002865A1 (fr) * | 1985-11-11 | 1987-05-21 | Nippon Kayaku Kabushiki Kaisha | Composition insecticide |
| US8054654B2 (en) | 2008-11-27 | 2011-11-08 | Toyota Jidosha Kabushiki Kaisha | Electrically insulated switching element driver and method for controlling same |
-
1990
- 1990-12-28 JP JP41552190A patent/JPH0564422A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1987002865A1 (fr) * | 1985-11-11 | 1987-05-21 | Nippon Kayaku Kabushiki Kaisha | Composition insecticide |
| US8054654B2 (en) | 2008-11-27 | 2011-11-08 | Toyota Jidosha Kabushiki Kaisha | Electrically insulated switching element driver and method for controlling same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5285372A (en) | Power supply for an ozone generator with a bridge inverter | |
| US20020125941A1 (en) | High efficiency switching amplifiers | |
| US6061254A (en) | Forward converter with active clamp circuit | |
| JPH07500720A (ja) | ０〜１００％のデューティーサイクルの、変圧器によって絶縁されたｆｅｔ駆動回路 | |
| KR920009035A (ko) | 전력변환장치 | |
| CA2071592A1 (en) | Magnetic head driving circuit | |
| JPH04105552A (ja) | Ｄｃ―ｄｃコンバータ | |
| US5586019A (en) | Voltage converter | |
| JPS58162787U (ja) | トランジスタインバ−タのトランジスタドライブ電源回路 | |
| SU851709A1 (ru) | Инвертор | |
| JP2674055B2 (ja) | 電源回路 | |
| JPS591423Y2 (ja) | 多段ｄｃ／ｄｃコンバ−タ | |
| Ye et al. | GaN Gate Driver for SiC MOSFETs in a Megawatt Inverter | |
| JPS5843435Y2 (ja) | 多段ｄｃ／ｄｃコンバ−タ | |
| JPH04150777A (ja) | 同期整流回路 | |
| SU775846A1 (ru) | Двухтактный регулируемый инвертор | |
| SU1127075A1 (ru) | Ключевой усилитель мощности | |
| JPH01162412A (ja) | 電力用トランジスタの駆動方法 | |
| SU1455378A1 (ru) | Преобразователь частоты | |
| SU1185570A1 (ru) | Выходной двухтактный каскад | |
| CA1178336A (en) | Base drive circuit for power transistors | |
| JPS6359731A (ja) | 並列運転型ｄｃ・ａｃインバ−タ電源装置 | |
| JPS6068752U (ja) | 高圧発生回路 | |
| JPH06276678A (ja) | インバータ回路 | |
| JPS6295978A (ja) | ア−ム短絡防止回路 |