JPH01162412A - 電力用トランジスタの駆動方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、方形波インバータのようなブリッジ結線され
たパワートランジスタの駆動方法に関するものである。

従来の技術 近年、交流モータの可変速駆動や誘導加熱などＶこイン
パークが盛んに用いられるようになったが、これらのイ
ンバータの多くはパイボーラバワード２・・−／ ランジスタやパワーＭＯ８ＦＥＴ（電界効果トランジス
タ）等の電力用トランジスタを第６図に示すようなブリ
ッジ結線した構成となっている。

このような回路構成では、同一相の上アームのトランジ
スタＴｒ、１　と下アームのトランジスタＴｒ、２は通
常第７図に示すように逆論理でスイッチングされるが、
これら２つのトランジスタが各々のスイッチングの遅れ
で同時に尋通するタイミングがあると、その瞬間直流電
源Ｅが短絡され過大電流が流れトランジスタが破壊され
るため、通常それぞれのトランジスタのＯＮ信号の立上
が９を少し遅らせて両トランジスタがＯＦＦとなるデド
タイムを設けている。

従来はこのデッドタイムを生成するために第４図のよう
な回路を用ぞてきた。以下にその動作を第５図の各部波
形及びスイッチングタイミングチャートを参照しながら
説明する。

第４図は従来の電力用トランジスタの駆動回路構成で、
フォトカプラーＰＣの１次側は前述のテッドタイムを生
成するだめの回路、２次側は電力３１、−７ 用トランジスタＴｒにベース電流またはゲート電流を供
給するドライブ回路である。ここで駆動される電力用ト
ランジスタがバイポーラトランジスタの場合は抵抗ＲＧ
＝Ｏオーム、パワーＭＯＳ　Ｆ　ＥＴの場合は抵抗ＲＢ
＝Ｏオームである。本回路構成ではＡ点がＬＯの時にフ
ォトカプラーＰＣがＯＮし、電力用トランジスタＴｒが
ＯＮすることとなる。

今、Ａ点に第５図に示すような信号が入力されると、そ
の立下が９は抵抗Ｒｄ、コンデンサＣｄがりと同時であ
る。これを次段のバッファに入力すると、その出力波形
ばＣのように立下がりのみｔｄだけ遅れた波形となる。

この信号によりフォトカプラーＰＣが駆動され、以降の
スイッチングトランジスタ０１〜Ｑ４及び電力用トラン
ジスタＴ　ｒの０Ｎ１０ＦＦ状態は第５図のとおりとな
る。

以上の構成により電力用トランジスタＴｒの０８時の立
上がりのみが遅れ、デッドタイムｔｄが生成されること
となる。

発明が解決しようとする問題点 しかしながら上記のような構成ではテッドタイムｔｄ、
を設けるために抵抗Ｒｄ、コンデンサＣｄ、ダイオード
Ｄｃｌが電力用トランジスタＴｒ１個につきそれぞれ１
個ずつ必要となり、部品点数の増加及びプリント基板の
大型化による機器の大型化、コストアップにつながると
いう問題点を有していた。

本発明は上記問題点に鑑み、特にテッドタイを提供する
ものである。

問題点を解決するだめの手段 数枚のスイッチングトランジスタと、複数個の抵抗と、
２種類の直流電源を具備し、前記フォトカプラーの負荷
抵抗を適切に選ぶことによりそのスイッチングの立上が
りと立下がりの遅れ時間に差を持たせ、その時間差を利
用してテッドタイムを５へ−７ 生成するという構成を備えたものである。

作　　　用 本発明は上記した構成によって、特にデッドタイムを生
成するだめの回路部品を用いることなく、本来の構成要
素の１つであるフォトカプラーの特性を利用してデッド
タイムを生成し、電力用トランジスタの駆動回路及びそ
れを用いた機器を小型化、低コスト化することとなる。

実施例 以下本発明の実施例の電力用トランジスタの駆方毫 動甲櫟について、図面を参照しながら説明する。

第１図は本発明の実施例における電力用トランジスタ駆
動回路である。

第１図においてＰＣはフォトカプラー、Ｒ１−Ｒ４、Ｒ
Ｂ、ＲＧは抵抗、Ｑ１〜Ｑ４はスイッチングトランジス
タ、Ｔｒは電力用トランジスタ、ＥＦ、ＥＲは直流電源
である。前記フォトカプラーＰＣはスイッチング遅れ時
間の負荷抵抗特性が第３図のような素子を用い、その負
荷抵抗（Ｒ１＋Ｒ２）の値をｔ　ｏｎ（ｔ　ｏ　ｆ　ｆ
となるように選ぶ。

ここでｔｏｎ％　ｔｐｆｆ　ばそれぞれフォト力６・＼
−。

プラーＰＣの０８時、及びＯＦＦ時の伝達遅れ時間であ
る。また、前記電力用トランジスタＴｒがバイポーラト
ランジスタの場合は抵抗ＲＧ　＝　Ｏオーム、パワーＭ
Ｏ８ＦＥＴの場合は抵抗ＲＢ＝０オームである。本回路
構成ではＡ点がＨｉの時にフォトカプラーＰＣが０ＦＦ
Ｌ、、電力用トランジスタＴｒがＯＮすることとなる。

以上のように構成された電力用トランジスタの駆動回路
について、以下第２図の各部スイッチングタイミングチ
ャートに従ってその動作を説明する。

今、第２図に示すようにＡ点がＬＯからＨｉ　Ｋ：′　
なるとフォトカプラーＰＣはｔｏｆｆだけ遅れてＯＮか
らＯＦＦに変わる。そしてＡ点がＨｉからＬｏに変化す
るとフォトカプラーＰＣはｔｏｎだけ遅れてＯＦＦから
ＯＮに変わる。この７オトカプラーＰＣのスイッチング
により以降のスイッチングトランジスタ０１〜Ｑ４及び
電力用トランジみ夕Ｔｒが順次第２図のようにスイッチ
ングされる。この結果電力用トランジスタＴｒは時１ｔ
Ｊｊ　ｔｏｆｆだけ遅れてＯＮし、ｔｏｎだけ遅れてＯ
ＦＦする。

７ヘー、・ これらｔｏｎ％ｔｏｆｆは前述のようにｔｏｎ（ｔｏｆ
ｆとなるようフォトカプラーＰＣの負荷抵抗（Ｒ１十Ｒ
２）を選んでいるため、電力用トランジスタのＯＮパル
スの幅は（ｔｏｆｆ　−ｔｏｎ　）だけせまくなり、こ
れがデッドタイムｔｄとなるものである。

以上のように、フォトカプラーＰＣにその負荷抵抗特性
が第３図に示すような特性の素子を用い、フォトカプラ
ーＰＣの負荷抵抗（Ｒ１＋Ｒ２）をｔｏｎ（ｔ□ｆｆ　
　となるように選ぶことにより、特にテッドタイムｔｄ
を生成するための回路部品を用いることなく、有効なデ
ッドタイムｔｄを生成する電力用トランジスタの駆動回
路を提供することができる。

発明の効果 以上のように本発明は、フォトカプラーと、複数個のス
イッチングトランジスタと、複数個の抵抗と、２種類の
直流電源を具備し、前記フォトカプラーの負荷抵抗を適
切に選ぶことにより、特にテッドタイムを生成するため
の回路部品を用いることなくテッドタイムが生成でき、
少数の部品で安価に電力用トランジスタを駆動すること
ができる。さらに、部品点数の削減によりプリント基板
の小型化が可能となりトータル的にコストダウンを医現
することができる。

【図面の簡単な説明】

第１図は本発明の実施例における電力用トランジスタの
駆動回路図、第２図は第１図の各部スイ第４図は従来の
電力用トランジスタの駆動回路図、第５図は第４図の各
部波形及びスイッチングタイミングチャート、第６図は
通常のブリッジインバータの回路図、第７図は第６図の
トランジスタのスイッチングタイミングチャートである
。 ＰＣ・・・・・・フォトカプラー、Ｒ１、Ｒ２、Ｒ３、
Ｒ４、ＲＢ　、　ＲＧ・・・・・・抵抗、Ｑｌ、Ｑ２、
Ｑ３、Ｑ４・・・・・スイッチングトランジスタ、Ｔｒ
　・・・・・電力用トランジスタ、ＥＦ、ＥＲ・・・・
・直流電源。 代理人の氏名　弁理士　中　尾　敏　男　ほか１／８ｉ
ｑＣ５’Ｓｓ　　　Ｇ　　函

Claims (1)

【特許請求の範囲】
1. フォトカプラーと、複数個のスイッチングトランジスタ
   と、複数個の抵抗と、２種類の直流電源を具備し、前記
   フォトカプラーの負荷抵抗を適切に選ぶことによりその
   スイッチングの立上がりを立下がりの遅れ時間に差を持
   たせ、ＯＮ信号の立上がりを一定時間遅らせる電力用ト
   ランジスタの駆動方法。