JPH0565065B2 - - Google Patents
Info
- Publication number
- JPH0565065B2 JPH0565065B2 JP22737586A JP22737586A JPH0565065B2 JP H0565065 B2 JPH0565065 B2 JP H0565065B2 JP 22737586 A JP22737586 A JP 22737586A JP 22737586 A JP22737586 A JP 22737586A JP H0565065 B2 JPH0565065 B2 JP H0565065B2
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial layer
- hole
- hollow chamber
- oxide film
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Pressure Sensors (AREA)
- Weting (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、Si単結晶で作られた微細中空室の製
造方法に関する。更に詳しくは、例えばSiウエハ
の表面にダイヤフラムを形成するとともに、この
ダイヤフラムの一方の面が受圧面となるようにSi
ウエハ上に中空室を作るような場合に適用される
微細中空室の製造方法に関するものである。
造方法に関する。更に詳しくは、例えばSiウエハ
の表面にダイヤフラムを形成するとともに、この
ダイヤフラムの一方の面が受圧面となるようにSi
ウエハ上に中空室を作るような場合に適用される
微細中空室の製造方法に関するものである。
（従来の技術）
従来、Si結晶を用いてダイヤフラムと中空室を
製造する方法として、例えばThe proceedings
of Transducer′85.1985、pp182〜185 H.H.
Busta、J.F.Detry、“LASER−
RECRYSTALLIZED
PIEZORESISTIVEMICRO−DIAPHRAGM
SENSOR”に記載されているものがある。この
方法は、polycrystalline Siを、レーザーによつ
て再結晶化させることにより、Si基板とSiダイヤ
フラムとの間が、1.25μｍ程度の微細中空室を製
造するものである。
製造する方法として、例えばThe proceedings
of Transducer′85.1985、pp182〜185 H.H.
Busta、J.F.Detry、“LASER−
RECRYSTALLIZED
PIEZORESISTIVEMICRO−DIAPHRAGM
SENSOR”に記載されているものがある。この
方法は、polycrystalline Siを、レーザーによつ
て再結晶化させることにより、Si基板とSiダイヤ
フラムとの間が、1.25μｍ程度の微細中空室を製
造するものである。
（発明が解決しようとする問題点）
しかしながら、このような方法によつて微細中
空室を製造する方法は、結晶粒界を十分少なくす
ることが困難であるうえに、レーザーで再結晶す
る時、局所的に基板の一部あるいは中空室が加熱
されるために、残留歪み、移転、粒界を発生さ
せ、Si結晶の電気的及び機械的性質を低下させる
という問題点がある。
空室を製造する方法は、結晶粒界を十分少なくす
ることが困難であるうえに、レーザーで再結晶す
る時、局所的に基板の一部あるいは中空室が加熱
されるために、残留歪み、移転、粒界を発生さ
せ、Si結晶の電気的及び機械的性質を低下させる
という問題点がある。
本発明は、このような問題点に鑑みてなされた
もので、その目的は、結晶性を完全に保つたま
ま、従つて、残留歪みやSi結晶の性質を低下する
ことなく、微細中空室を製造できる方法を提供し
ようとするものである。
もので、その目的は、結晶性を完全に保つたま
ま、従つて、残留歪みやSi結晶の性質を低下する
ことなく、微細中空室を製造できる方法を提供し
ようとするものである。
（問題点を解決するための手段）
第１図は、本発明方法の手順を示すフローチヤ
ートである。本発明の方法は、次のような工程を
経て、シリコン結晶基板上に微細な中空室を作る
ものである。
ートである。本発明の方法は、次のような工程を
経て、シリコン結晶基板上に微細な中空室を作る
ものである。
ステツプ１：シリコン結晶基板上に酸化膜を形成
するとともに微細中空室を作る該当位置の酸化
膜を除去して第１の穴を設ける工程、 ステツプ２：シリコン結晶基板上に前記第１の穴
を埋めるように第１のエピタキシヤル層を成長
させる工程、 ステツプ３：第１のエピタキシヤル層に接し前記
シリコン結晶基板に通じるように酸化膜を除去
して第２の穴を設ける工程、 ステツプ４：第２の穴を埋めかつ第１のエピタキ
シヤル層の表面を覆うように第２のエピタキシ
ヤル層を成長させる工程、 ステツプ５：第２のエピタキシヤル層とシリコン
結晶基板に接し、かつ第１のエピタキシヤル層
に通じるように酸化膜の一部を除去して第３の
穴を設ける工程、 ステツプ６：第３の穴から第１のエピタキシヤル
層をエツチングにより除去する工程、 ステツプ７：第３の穴を第３の層により封止する
工程。
するとともに微細中空室を作る該当位置の酸化
膜を除去して第１の穴を設ける工程、 ステツプ２：シリコン結晶基板上に前記第１の穴
を埋めるように第１のエピタキシヤル層を成長
させる工程、 ステツプ３：第１のエピタキシヤル層に接し前記
シリコン結晶基板に通じるように酸化膜を除去
して第２の穴を設ける工程、 ステツプ４：第２の穴を埋めかつ第１のエピタキ
シヤル層の表面を覆うように第２のエピタキシ
ヤル層を成長させる工程、 ステツプ５：第２のエピタキシヤル層とシリコン
結晶基板に接し、かつ第１のエピタキシヤル層
に通じるように酸化膜の一部を除去して第３の
穴を設ける工程、 ステツプ６：第３の穴から第１のエピタキシヤル
層をエツチングにより除去する工程、 ステツプ７：第３の穴を第３の層により封止する
工程。
（作用）
はじめにシリコン基板上に形成されていた第１
のエピタキシヤル層部分が、エツチングによつて
選択、除去され、シリコン基板上に第２のエピタ
キシヤル層によつて上部が囲まれた微細な中空室
を製造する。
のエピタキシヤル層部分が、エツチングによつて
選択、除去され、シリコン基板上に第２のエピタ
キシヤル層によつて上部が囲まれた微細な中空室
を製造する。
（実施例）
第２図は、本発明の方法の一例を示す説明図
で、ここではシリコン結晶基板上にダイヤフラム
をひとつの壁面とする微細な中空室を製造する場
合を例示する。
で、ここではシリコン結晶基板上にダイヤフラム
をひとつの壁面とする微細な中空室を製造する場
合を例示する。
はじめり、(イ)に示すように（100）、Ｐ形シリコ
ン基板（ボロン不純物濃度Ｂは1020個／cm2以上）
１上に、SiO2の酸化膜２を形成するとともに、
微細中空室を作る該当位置の酸化膜を除去し、穴
３を設ける。
ン基板（ボロン不純物濃度Ｂは1020個／cm2以上）
１上に、SiO2の酸化膜２を形成するとともに、
微細中空室を作る該当位置の酸化膜を除去し、穴
３を設ける。
次に、(ロ)に示すように、穴３を埋めるように第
１のエピタキシヤル層Ｌ１を形成する。この第１
のエピタキシヤル層は、例えばH2キヤリヤ、
SiH4＋HClを1000℃〜1100℃で成長させること
によつて形成できる。
１のエピタキシヤル層Ｌ１を形成する。この第１
のエピタキシヤル層は、例えばH2キヤリヤ、
SiH4＋HClを1000℃〜1100℃で成長させること
によつて形成できる。
次に、(ハ)に示すように、第１のエピタキシヤル
層Ｌ１に接し、かつシリコン基板１に通じるよう
にSiO2酸化膜２を除去し、穴４を設ける。
層Ｌ１に接し、かつシリコン基板１に通じるよう
にSiO2酸化膜２を除去し、穴４を設ける。
次に、(ニ)に示すように、穴４を埋め、かつ、第
１のエピタキシヤル層Ｌ１の表面を覆うように第
２のエピタキシヤル層Ｌ２を形成する。この第２
のエピタキシヤル層Ｌ２は、例えばH2キヤリヤ、
SiH4＋HCl＋B2H6で形成され、ボロン不純物濃
度Ｂが、1020個／cm2以上となるまで成長させる。
１のエピタキシヤル層Ｌ１の表面を覆うように第
２のエピタキシヤル層Ｌ２を形成する。この第２
のエピタキシヤル層Ｌ２は、例えばH2キヤリヤ、
SiH4＋HCl＋B2H6で形成され、ボロン不純物濃
度Ｂが、1020個／cm2以上となるまで成長させる。
次に、(ホ)に示すように、第２のエピタキシヤル
層Ｌ２とシリコン基板１に接し、かつ第１のエピ
タキシヤル層Ｌ１に通じるようにSiO2酸化膜２
の一部を除去し、穴５を設ける。
層Ｌ２とシリコン基板１に接し、かつ第１のエピ
タキシヤル層Ｌ１に通じるようにSiO2酸化膜２
の一部を除去し、穴５を設ける。
次に、(ヘ)に示すように、N2H4・H2O、110℃
で穴５から第１のエピタキシヤル層Ｌ１を、選択
的にエツチングする。
で穴５から第１のエピタキシヤル層Ｌ１を、選択
的にエツチングする。
次に、(ト)に示すように、シリコン基板１上に設
けてあつたSiO2の酸化膜２をエツチングで除去
する。
けてあつたSiO2の酸化膜２をエツチングで除去
する。
最後に、(チ)に示すように、穴５を第３のエピタ
キシヤル層Ｌ３によつて封止する。この第３のエ
ピタキシヤル層Ｌ３は、例えばH2キヤリヤ、
SiH4を1000℃〜1100℃で成長させることによつ
て形成できる。
キシヤル層Ｌ３によつて封止する。この第３のエ
ピタキシヤル層Ｌ３は、例えばH2キヤリヤ、
SiH4を1000℃〜1100℃で成長させることによつ
て形成できる。
以上のような手順により、シリコン基板１上に
微細な中空室６を作ることができる。ここで、中
空室６の大きさや形状は、第１のエピタキシヤル
層Ｌ１の厚さや、形状によつて任意に決めること
ができる。
微細な中空室６を作ることができる。ここで、中
空室６の大きさや形状は、第１のエピタキシヤル
層Ｌ１の厚さや、形状によつて任意に決めること
ができる。
第３図は、本発明の方法の他の例を示す説明図
である。この実施例においては、(イ)〜(ヘ)までは第
２図と同様の手順によるものであるが、(ト)におい
て、第１図のエピタキシヤル層Ｌ１のエツチング
に用いた穴５を、SiO2をスパツタして第３の層
Ｌ３を形成し、封止するようにしている。次に、
(チ)に示すように、パターニングにより、不要部分
（穴５を覆う部分以外の部分）のスパツタ膜（第
３の層）Ｌ３をエツチングして除去する。
である。この実施例においては、(イ)〜(ヘ)までは第
２図と同様の手順によるものであるが、(ト)におい
て、第１図のエピタキシヤル層Ｌ１のエツチング
に用いた穴５を、SiO2をスパツタして第３の層
Ｌ３を形成し、封止するようにしている。次に、
(チ)に示すように、パターニングにより、不要部分
（穴５を覆う部分以外の部分）のスパツタ膜（第
３の層）Ｌ３をエツチングして除去する。
これにより、シリコン基板１上に第２のエピタ
キシヤル層Ｌ２で囲まれた微細な中空室（真空度
10-3Torr程度）を作るものである。
キシヤル層Ｌ２で囲まれた微細な中空室（真空度
10-3Torr程度）を作るものである。
なお、上記の各実施例において、穴５の封止
は、上述した以外に、例えば蒸着あるいはCVD
（Chemical Vapour Deposition）により、
Si3N4、多結晶Si、アモルフアスSi、シリサイド
メタル等で行なうようにしてもよい。
は、上述した以外に、例えば蒸着あるいはCVD
（Chemical Vapour Deposition）により、
Si3N4、多結晶Si、アモルフアスSi、シリサイド
メタル等で行なうようにしてもよい。
第４図及び第５図は、本発明の方法の適用例を
示す構成断面図である。
示す構成断面図である。
第４図のものは圧力センサに適用したものであ
つて、シリコン基板１上に、第２のエピタキシヤ
ル層Ｌ２によつて囲まれる中空室６を作るととも
に、この中空室６に通ずる導圧孔７を設けたもの
である。中空室６内には、導圧孔７を介して被測
定圧力Ｐが導びかれ、第２のエピタキシヤル層Ｌ
２がダイヤフラムとして作用し、このダイヤフラ
ムに生ずる歪変化をそこに設けた拡散ストレンジ
ゲージ８で検出する。
つて、シリコン基板１上に、第２のエピタキシヤ
ル層Ｌ２によつて囲まれる中空室６を作るととも
に、この中空室６に通ずる導圧孔７を設けたもの
である。中空室６内には、導圧孔７を介して被測
定圧力Ｐが導びかれ、第２のエピタキシヤル層Ｌ
２がダイヤフラムとして作用し、このダイヤフラ
ムに生ずる歪変化をそこに設けた拡散ストレンジ
ゲージ８で検出する。
第５図のものは、振動式トランスデユーサに適
用したものであつて、第２のエピタキシヤル層Ｌ
２によつて囲まれた中空室６内に、振動子９を設
置するようにしたものである。振動子９は例えば
シリコン基板１をエツチングして作ることが可能
であり、外部の流体と完全に隔離して中空室６内
に設置することができる。ここで、第３の層Ｌ３
を形成し、中空室６を封止するに際して、減圧
CVD装置を用いれば、中空室６内の圧力を下げ
ることができ、Ｑの高い振動式トランスデユーサ
ができる。
用したものであつて、第２のエピタキシヤル層Ｌ
２によつて囲まれた中空室６内に、振動子９を設
置するようにしたものである。振動子９は例えば
シリコン基板１をエツチングして作ることが可能
であり、外部の流体と完全に隔離して中空室６内
に設置することができる。ここで、第３の層Ｌ３
を形成し、中空室６を封止するに際して、減圧
CVD装置を用いれば、中空室６内の圧力を下げ
ることができ、Ｑの高い振動式トランスデユーサ
ができる。
（発明の効果）
以上説明したように、本発明の方法は、第１、
第２のエピタキシヤル層の形成と第１のエピタキ
シヤル層のエツチングによる除去及び第３の層に
よつて中空室を封止し、シリコン基板上に微細中
空室を作るようにしたものである。従つて、本発
明の方法によれば、結晶粒界が少なく、シリコン
基板と同一の結晶性を有し、残留歪みやSi結晶の
性質を低下することなく微細な中空室をシリコン
基板上に作ることができる。また、蒸着またはス
パツタによつて中空室を封止すれば、中空室を高
い真空度に容易に保つことができる。
第２のエピタキシヤル層の形成と第１のエピタキ
シヤル層のエツチングによる除去及び第３の層に
よつて中空室を封止し、シリコン基板上に微細中
空室を作るようにしたものである。従つて、本発
明の方法によれば、結晶粒界が少なく、シリコン
基板と同一の結晶性を有し、残留歪みやSi結晶の
性質を低下することなく微細な中空室をシリコン
基板上に作ることができる。また、蒸着またはス
パツタによつて中空室を封止すれば、中空室を高
い真空度に容易に保つことができる。
第１図は、本発明方法の手順を示すフローチヤ
ート、第２図は本発明方法の一例を示す説明図、
第３図は本発明方法の他の例を示す説明図、第４
図及び第５図は本発明の方法の適用例を示す構成
図である。 １……シリコン基板、２……SiO2酸化膜、３，
４，５……穴、６……中空室、Ｌ１，Ｌ２，Ｌ３
……エピタキシヤル層。
ート、第２図は本発明方法の一例を示す説明図、
第３図は本発明方法の他の例を示す説明図、第４
図及び第５図は本発明の方法の適用例を示す構成
図である。 １……シリコン基板、２……SiO2酸化膜、３，
４，５……穴、６……中空室、Ｌ１，Ｌ２，Ｌ３
……エピタキシヤル層。
Claims (1)
- 【特許請求の範囲】 １ 次の(イ)〜(ト)の工程を経てシリコン結晶基板上
に微細中空室を作るようにした微細中空室の製造
方法。 (イ) シリコン結晶基板上に酸化膜を形成するとと
もに微細中空室を作る該当位置の酸化膜を除去
して第１の穴を設ける工程、 (ロ) シリコン結晶基板上に前記第１の穴を埋める
ように第１のエピタキシヤル層を成長させる工
程、 (ハ) 第１のエピタキシヤル層に接し前記シリコン
結晶基板に通じるように酸化膜を除去して第２
の穴を設ける工程、 (ニ) 第２の穴を埋めかつ第１のエピタキシヤル層
の表面を覆うように第２のエピタキシヤル層を
成長させる工程、 (ホ) 第２のエピタキシヤル層とシリコン結晶基板
に接し、かつ第１のエピタキシヤル層に通じる
ように酸化膜の一部を除去して第３の穴を設け
る工程、 (ヘ) 第３の穴から第１のエピタキシヤル層をエツ
チングにより除去する工程、 (ト) 第３の穴を第３の層により封止する工程。 ２ 特許請求の範囲第１項において、第３の層
を、エピタキシヤル層とした微細中空室の製造方
法。 ３ 特許請求の範囲第１項において、第３の層
を、蒸着又はスパツタによつて形成するようにし
た微細中空室の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22737586A JPS6381983A (ja) | 1986-09-26 | 1986-09-26 | 微細中空室の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22737586A JPS6381983A (ja) | 1986-09-26 | 1986-09-26 | 微細中空室の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6381983A JPS6381983A (ja) | 1988-04-12 |
| JPH0565065B2 true JPH0565065B2 (ja) | 1993-09-16 |
Family
ID=16859821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22737586A Granted JPS6381983A (ja) | 1986-09-26 | 1986-09-26 | 微細中空室の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6381983A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3093487B2 (ja) * | 1992-10-28 | 2000-10-03 | 松下電子工業株式会社 | 半導体装置およびその製造方法 |
| JP4512186B2 (ja) * | 2004-06-30 | 2010-07-28 | 京セラキンセキ株式会社 | 圧電振動子の製造方法 |
-
1986
- 1986-09-26 JP JP22737586A patent/JPS6381983A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6381983A (ja) | 1988-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5672551A (en) | Method for manufacturing a semiconductor pressure sensor with single-crystal silicon diaphragm and single-crystal gage elements | |
| US20100255662A1 (en) | Method for producing polycrystalline silicon germanium suitable for micromachining | |
| US6689669B2 (en) | High temperature sensors utilizing doping controlled, dielectrically isolated beta silicon carbide (SiC) sensing elements on a specifically selected high temperature force collecting membrane | |
| JPH07111956B2 (ja) | エピタキシアル・シリコン膜 | |
| US5946549A (en) | Method for manufacturing sensor using semiconductor | |
| US20020179563A1 (en) | Application of a strain-compensated heavily doped etch stop for silicon structure formation | |
| JPH0565065B2 (ja) | ||
| JPH06302834A (ja) | 薄膜構造の製造方法 | |
| JP2003098025A (ja) | 半導体センサ及びその製造方法 | |
| EP1846321B1 (en) | Method of fabricating a silicon-on-insulator structure | |
| JP2541184B2 (ja) | 圧力・電気変換装置の製造方法 | |
| WO2022226914A1 (zh) | 具有梁结构的压电mems硅谐振器及其形成方法、电子设备 | |
| JPS60193379A (ja) | 低抵抗単結晶領域形成方法 | |
| JP3775629B2 (ja) | 半導体圧力センサ及びその製造方法 | |
| JPS62283679A (ja) | 半導体圧力センサの製造方法 | |
| JPH0114714B2 (ja) | ||
| JPH01258439A (ja) | 半導体装置およびその製造方法 | |
| JPH02205363A (ja) | 半導体圧力センサ | |
| JPH0468575B2 (ja) | ||
| CN120024866A (zh) | 用于无支撑地布置的硅结构的应力补偿方法、半导体元件和传感器 | |
| JPS59167028A (ja) | 化合物半導体集積回路装置の製造方法 | |
| US5382823A (en) | Semiconductor device and method for production thereof | |
| JPS59155917A (ja) | 半導体基板の製造方法 | |
| JP3055508B2 (ja) | 圧力検出器の製造方法 | |
| JPH0519088B2 (ja) |