JPH0566413A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH0566413A JPH0566413A JP22620691A JP22620691A JPH0566413A JP H0566413 A JPH0566413 A JP H0566413A JP 22620691 A JP22620691 A JP 22620691A JP 22620691 A JP22620691 A JP 22620691A JP H0566413 A JPH0566413 A JP H0566413A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- crystal display
- active matrix
- drive circuit
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】
【目的】トランジスタの保護層の形成が容易で、しかも
ＳｉＮ系の保護層を使用することなく安定したトランジ
スタ特性を有する液晶表示装置を提供する。 【構成】マトリクス状の画素電極１３とこの画素電極を
駆動する薄膜トランジスタ部とからなる液晶表示部と、
この液晶表示部に接続された走査線駆動回路４と、前記
液晶表示部に接続された信号線駆動回路５とが形成され
たアクティブマトリクス基板１と、このアクティブマト
リクス基板に全面的に対向する上部基板２と、前記アク
ティブマトリクス基板１と上部基板２との間に挟持され
た液晶層とを備え、前記液晶表示部が酸化シリコン系絶
縁膜と前記液晶層とで保護されている。
ＳｉＮ系の保護層を使用することなく安定したトランジ
スタ特性を有する液晶表示装置を提供する。 【構成】マトリクス状の画素電極１３とこの画素電極を
駆動する薄膜トランジスタ部とからなる液晶表示部と、
この液晶表示部に接続された走査線駆動回路４と、前記
液晶表示部に接続された信号線駆動回路５とが形成され
たアクティブマトリクス基板１と、このアクティブマト
リクス基板に全面的に対向する上部基板２と、前記アク
ティブマトリクス基板１と上部基板２との間に挟持され
た液晶層とを備え、前記液晶表示部が酸化シリコン系絶
縁膜と前記液晶層とで保護されている。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、
特に薄膜トランジスタで構成された駆動回路を液晶セル
内に内蔵した液晶表示装置に関するものである。
特に薄膜トランジスタで構成された駆動回路を液晶セル
内に内蔵した液晶表示装置に関するものである。
【０００２】
【従来の技術】従来の液晶表示装置は、図２１に示すよ
うに、液晶セル部の外側に薄膜トランジスタ（ＴＦＴ）
を形成した水平（走査線）駆動回路（Ｈorizontal−Ｄr
iver）４および垂直（信号線）駆動回路（Ｖertical−
Ｄriver）５の各駆動回路を設けていた。すなわち、液
晶セル部のみが上部基板１４、下部基板１５およびその
上部、下部基板によって挟持され、スペーサ１６により
封入されたた液晶層（図示せず）が全面的に対向するよ
うに構成されていた。
うに、液晶セル部の外側に薄膜トランジスタ（ＴＦＴ）
を形成した水平（走査線）駆動回路（Ｈorizontal−Ｄr
iver）４および垂直（信号線）駆動回路（Ｖertical−
Ｄriver）５の各駆動回路を設けていた。すなわち、液
晶セル部のみが上部基板１４、下部基板１５およびその
上部、下部基板によって挟持され、スペーサ１６により
封入されたた液晶層（図示せず）が全面的に対向するよ
うに構成されていた。
【０００３】このように、ＴＦＴを形成した駆動回路を
液晶セル部の外側に設けた状態では、駆動回路への水
分、ナトリウム等の可動イオンの進入を防止するための
ＳｉＮ系からなる保護層を駆動回路に使用しているＴＦ
Ｔ部に使用する必要があった。
液晶セル部の外側に設けた状態では、駆動回路への水
分、ナトリウム等の可動イオンの進入を防止するための
ＳｉＮ系からなる保護層を駆動回路に使用しているＴＦ
Ｔ部に使用する必要があった。
【０００４】一方、液晶セル内では、配向剤としてポリ
イミド（ＰＩ）系を使用しているため、二酸化シリコン
（ＳｉＯ2）系のＴＦＴトランジスタ保護絶縁膜を画素
部に使用しなければならなかった。
イミド（ＰＩ）系を使用しているため、二酸化シリコン
（ＳｉＯ2）系のＴＦＴトランジスタ保護絶縁膜を画素
部に使用しなければならなかった。
【０００５】
【発明が解決しようとする課題】液晶セル内で上記Ｓｉ
Ｏ2系の代わりにＳｉＮ系の絶縁膜をトランジスタの保
護層として使用すると、ポリイミドの密着性、配向膜の
均一性が損なわれる。その結果、液晶の配向性が損なわ
れる。しかも、ＳｉＮ系の保護層をトランジスタ上部に
使用すると、ＳｉＮ内に残留している膜応力がトランジ
スタの特性、例えばＶTHをシフトさせる。
Ｏ2系の代わりにＳｉＮ系の絶縁膜をトランジスタの保
護層として使用すると、ポリイミドの密着性、配向膜の
均一性が損なわれる。その結果、液晶の配向性が損なわ
れる。しかも、ＳｉＮ系の保護層をトランジスタ上部に
使用すると、ＳｉＮ内に残留している膜応力がトランジ
スタの特性、例えばＶTHをシフトさせる。
【０００６】また、特公平２−６１０３２号公報には液
晶セル内に各駆動回路を内蔵した液晶表示装置が開示さ
れているものの、この液晶表示装置にはトランジスタ保
護用のパッシベーション膜材質の規定はなく、上記の問
題を依然として残していた。
晶セル内に各駆動回路を内蔵した液晶表示装置が開示さ
れているものの、この液晶表示装置にはトランジスタ保
護用のパッシベーション膜材質の規定はなく、上記の問
題を依然として残していた。
【０００７】本発明はトランジスタ保護層の形成が容易
で、しかもＳｉＮ系の保護層を使用することなく、安定
したトランジスタ特性を有する液晶表示装置を提供する
ことを目的とする。
で、しかもＳｉＮ系の保護層を使用することなく、安定
したトランジスタ特性を有する液晶表示装置を提供する
ことを目的とする。
【０００８】
【課題を解決するための手段】上記課題は、本発明によ
れば、マトリクス状に配列された画素電極と、この画素
電極を駆動する薄膜トランジスタとからなる液晶表示部
と、この液晶表示部に接続された走査線駆動回路と、前
記液晶表示装置に接続された信号線駆動回路とが形成さ
れたアクティブマトリクス基板と、このアクティブマト
リクス基板に全面的に対向する上部基板と、前記アクテ
ィブマトリクス基板と上部基板との間に挟持された液晶
層とを備え、前記液晶表示部が酸化シリコン系絶縁膜と
前記液晶層とで保護されていることを特徴とする液晶表
示装置によって解決される。
れば、マトリクス状に配列された画素電極と、この画素
電極を駆動する薄膜トランジスタとからなる液晶表示部
と、この液晶表示部に接続された走査線駆動回路と、前
記液晶表示装置に接続された信号線駆動回路とが形成さ
れたアクティブマトリクス基板と、このアクティブマト
リクス基板に全面的に対向する上部基板と、前記アクテ
ィブマトリクス基板と上部基板との間に挟持された液晶
層とを備え、前記液晶表示部が酸化シリコン系絶縁膜と
前記液晶層とで保護されていることを特徴とする液晶表
示装置によって解決される。
【０００９】
【作用】本発明によれば、画素電極１３と薄膜トランジ
スタとからなる液晶表示部、走査線駆動回路４および信
号線駆動回路５がアクティブマトリクス基板上に形成さ
れ、そのアクティブマトリクス基板に全面的に対向する
ように上部基板２が形成され、しかも上記液晶表示部が
酸化シリコン系絶縁膜と液晶層とで保護されているため
にトランジスタの保護層の形成工程が簡略化される。し
かも、ＳｉＮ系の保護層を使用しないためＳｉＮ膜内に
残留する膜応力に起因したトランジスタ特性、例えばＶ
TH等の劣化を生じない。
スタとからなる液晶表示部、走査線駆動回路４および信
号線駆動回路５がアクティブマトリクス基板上に形成さ
れ、そのアクティブマトリクス基板に全面的に対向する
ように上部基板２が形成され、しかも上記液晶表示部が
酸化シリコン系絶縁膜と液晶層とで保護されているため
にトランジスタの保護層の形成工程が簡略化される。し
かも、ＳｉＮ系の保護層を使用しないためＳｉＮ膜内に
残留する膜応力に起因したトランジスタ特性、例えばＶ
TH等の劣化を生じない。
【００１０】本発明では、酸化シリコン系絶縁膜として
ＰＳＧ（リン珪酸ガラス）、ＢＳＧ（ホウ珪酸ガラス）
等が好ましく用いられる。もちろん、ＳｉＯ2（二酸化
シリコン）でもよい。
ＰＳＧ（リン珪酸ガラス）、ＢＳＧ（ホウ珪酸ガラス）
等が好ましく用いられる。もちろん、ＳｉＯ2（二酸化
シリコン）でもよい。
【００１１】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。
に説明する。
【００１２】図１は、本発明による液晶表示装置の一実
施例を示す模式斜視図である。図１に示すように、本発
明による液晶表示装置は、薄膜トランジスタが能動スイ
ッチング素子として形成された下部基板としてのアクテ
ィブマトリクス基板１と、このアクティブマトリクス基
板１に対向する上部基板２と、それらの基板１，２に挟
持されスペーサ３で封入された液晶層を有し、アクティ
ブマトリクス基板１上に水平（走査線）駆動回路４と垂
直（信号線）駆動回路５がそれぞれ液晶セルに内蔵され
る形態で設けられている。さらに、本液晶表示装置は、
以下図２により詳しく示されているように、トランジス
タ保護用の絶縁膜（パッシベーション膜）としてＰＳＧ
等の酸化シリコン系の絶縁膜が使用される。また、液晶
層そのものもトランジスタ保護に寄与している。
施例を示す模式斜視図である。図１に示すように、本発
明による液晶表示装置は、薄膜トランジスタが能動スイ
ッチング素子として形成された下部基板としてのアクテ
ィブマトリクス基板１と、このアクティブマトリクス基
板１に対向する上部基板２と、それらの基板１，２に挟
持されスペーサ３で封入された液晶層を有し、アクティ
ブマトリクス基板１上に水平（走査線）駆動回路４と垂
直（信号線）駆動回路５がそれぞれ液晶セルに内蔵され
る形態で設けられている。さらに、本液晶表示装置は、
以下図２により詳しく示されているように、トランジス
タ保護用の絶縁膜（パッシベーション膜）としてＰＳＧ
等の酸化シリコン系の絶縁膜が使用される。また、液晶
層そのものもトランジスタ保護に寄与している。
【００１３】図２（ａ）および（ｂ）は図１に示した本
発明の液晶表示装置のそれぞれ駆動回路部の部分断面図
および画素スイッチ部分断面図を示す。
発明の液晶表示装置のそれぞれ駆動回路部の部分断面図
および画素スイッチ部分断面図を示す。
【００１４】まず、図２（ａ）に示すように、駆動回路
部では特にＣＭＯＳ部が示されており、ゲート絶縁膜
７、多結晶シリコン（ｐｏｌｙ−Ｓｉ）ゲート８、アル
ミニウム（Ａｌ）電極９、ＰＳＧ保護層１０ａ，１０
ｂ、ＰＳＧ層間絶縁膜１０ｃ及びポリイミド配向膜１１
で構成されている。
部では特にＣＭＯＳ部が示されており、ゲート絶縁膜
７、多結晶シリコン（ｐｏｌｙ−Ｓｉ）ゲート８、アル
ミニウム（Ａｌ）電極９、ＰＳＧ保護層１０ａ，１０
ｂ、ＰＳＧ層間絶縁膜１０ｃ及びポリイミド配向膜１１
で構成されている。
【００１５】次に、図２（ｂ）に示された画素スイッチ
は、画素部、薄膜トランジスタ（ＴＦＴ）部、ストレー
ジキャパシタ（Ｃｓ）部から構成されている。図２
（ｂ）において図２（ａ）で示した符号と同一符号は同
一の要素を示す。
は、画素部、薄膜トランジスタ（ＴＦＴ）部、ストレー
ジキャパシタ（Ｃｓ）部から構成されている。図２
（ｂ）において図２（ａ）で示した符号と同一符号は同
一の要素を示す。
【００１６】図２（ｂ）中１３は、ＩＴＯ（インジウム
錫酸化物）からなる画素電極であり、ドレイン領域と接
続されている。図２（ａ）及び（ｂ）に示されているよ
うに、本発明の液晶表示装置の駆動回路のトランジスタ
上方は、酸化シリコン系のＰＳＧ膜で保護され、しかも
液晶層そのものも水分、可動イオンの抑止機能を有し、
保護層として作用する。
錫酸化物）からなる画素電極であり、ドレイン領域と接
続されている。図２（ａ）及び（ｂ）に示されているよ
うに、本発明の液晶表示装置の駆動回路のトランジスタ
上方は、酸化シリコン系のＰＳＧ膜で保護され、しかも
液晶層そのものも水分、可動イオンの抑止機能を有し、
保護層として作用する。
【００１７】図３は、駆動回路を液晶セルの外部に配設
し、保護層をＳｉＮとした従来装置と、本発明実施例の
駆動回路の信頼性の評価結果を示す。
し、保護層をＳｉＮとした従来装置と、本発明実施例の
駆動回路の信頼性の評価結果を示す。
【００１８】駆動回路の信頼性は、高温動作試験により
判断した。高温動作試験は８５℃の温度で定格の１０％
増の駆動電圧により評価した。図から明らかなように、
従来例とほぼ同じ信頼性を有することがわかる。
判断した。高温動作試験は８５℃の温度で定格の１０％
増の駆動電圧により評価した。図から明らかなように、
従来例とほぼ同じ信頼性を有することがわかる。
【００１９】以下、本発明による液晶表示装置のプロセ
スフローを図４〜図２０を用いて説明する。
スフローを図４〜図２０を用いて説明する。
【００２０】まず、図４に示すように、石英基板２０上
に減圧ＣＶＤ法により膜厚８０ｎｍの第１ポリシリコン
（ｐｏｌｙ−Ｓｉ）層２１を形成し、シリコンイオン
（Ｓｉ +）注入後、６２０℃の温度で固相成長アニール
を行った。上記のＳｉ+の注入の条件は、３０ＫｅＶ、
１×１０15／ｃｍ2の後、５０ＫｅＶ、１×１０15／ｃ
ｍ2の２回で行った。
に減圧ＣＶＤ法により膜厚８０ｎｍの第１ポリシリコン
（ｐｏｌｙ−Ｓｉ）層２１を形成し、シリコンイオン
（Ｓｉ +）注入後、６２０℃の温度で固相成長アニール
を行った。上記のＳｉ+の注入の条件は、３０ＫｅＶ、
１×１０15／ｃｍ2の後、５０ＫｅＶ、１×１０15／ｃ
ｍ2の２回で行った。
【００２１】次に、図５に示すように、リソグラフィー
技術によりエッチングし、第１ｐｏｌｙ−Ｓｉ層領域２
１ａ，２１ｂを形成した。
技術によりエッチングし、第１ｐｏｌｙ−Ｓｉ層領域２
１ａ，２１ｂを形成した。
【００２２】次に、図６に示すように、熱酸化法により
膜厚５０ｎｍのＳｉＯ2ゲート絶縁膜２２を形成した。
膜厚５０ｎｍのＳｉＯ2ゲート絶縁膜２２を形成した。
【００２３】次に、図７に示すように、レジスト２３を
マスクとしてＣｓ（ストレージキャパシタ）部の第１ｐ
ｏｌｙ−Ｓｉ層領域２１ａに砒素イオン（Ａｓ+）を３
０ＫｅＶ、５×１０14／ｃｍ2の条件でイオン注入し
た。
マスクとしてＣｓ（ストレージキャパシタ）部の第１ｐ
ｏｌｙ−Ｓｉ層領域２１ａに砒素イオン（Ａｓ+）を３
０ＫｅＶ、５×１０14／ｃｍ2の条件でイオン注入し
た。
【００２４】次に、図８に示すように、減圧ＣＶＤ法に
よりＳｉＮ膜を３０ｎｍ膜厚に形成し、一部エッチング
後、ＳｉＯ2ゲート絶縁膜２２上にＳｉＮゲート絶縁膜
２４を形成した。
よりＳｉＮ膜を３０ｎｍ膜厚に形成し、一部エッチング
後、ＳｉＯ2ゲート絶縁膜２２上にＳｉＮゲート絶縁膜
２４を形成した。
【００２５】次に、図９に示すように、減圧ＣＶＤ法に
より、第２ポリシリコン（ｐｏｌｙ−Ｓｉ）層２５を厚
さ３５０ｎｍに形成し、その後ＰＳＧによる第２ｐｏｌ
ｙ−Ｓｉ層２５の低抵抗化を図った。
より、第２ポリシリコン（ｐｏｌｙ−Ｓｉ）層２５を厚
さ３５０ｎｍに形成し、その後ＰＳＧによる第２ｐｏｌ
ｙ−Ｓｉ層２５の低抵抗化を図った。
【００２６】次に、図１０に示すように、プラズマエッ
チによりパターニングし、ＳｉＮゲート絶縁膜２４上に
第２ｐｏｌｙ−Ｓｉ層領域２５ａ，２５ｂを形成する。
エッチングガスとしてＣＦ4，Ｏ2を用い、ＣＦ4／Ｏ2＝
９５／５とした。
チによりパターニングし、ＳｉＮゲート絶縁膜２４上に
第２ｐｏｌｙ−Ｓｉ層領域２５ａ，２５ｂを形成する。
エッチングガスとしてＣＦ4，Ｏ2を用い、ＣＦ4／Ｏ2＝
９５／５とした。
【００２７】次に、図１１に示すように、ＴＦＴのＳｉ
Ｎゲート絶縁膜２４を一部エッチング除去し、Ａｓ+を
１００ＫｅＶ、１×１０13／ｃｍ2の条件で全面にイオ
ン注入し、更にＮチャネルを作るべくトランジスタ側に
Ａｓ+を１４０ＫｅＶ、２×１０15／ｃｍ2の条件でイオ
ン注入した。
Ｎゲート絶縁膜２４を一部エッチング除去し、Ａｓ+を
１００ＫｅＶ、１×１０13／ｃｍ2の条件で全面にイオ
ン注入し、更にＮチャネルを作るべくトランジスタ側に
Ａｓ+を１４０ＫｅＶ、２×１０15／ｃｍ2の条件でイオ
ン注入した。
【００２８】次に、図１２に示すように、レジスト２７
を塗布後、Ｐチャネルを作るべくボロンイオン（Ｂ+）
を３０ＫｅＶ、２×１０15／ｃｍ2の条件でイオン注入
した。
を塗布後、Ｐチャネルを作るべくボロンイオン（Ｂ+）
を３０ＫｅＶ、２×１０15／ｃｍ2の条件でイオン注入
した。
【００２９】次に図１３に示すように、レジスト２７を
除去した後、減圧ＣＶＤ法により５００ｎｍの膜厚のＰ
ＳＧ及び１００ｎｍの膜厚のＳｉＯ2層間絶縁膜２８を
形成した。
除去した後、減圧ＣＶＤ法により５００ｎｍの膜厚のＰ
ＳＧ及び１００ｎｍの膜厚のＳｉＯ2層間絶縁膜２８を
形成した。
【００３０】次に、図１４に示すようにＳｉＯ2層間絶
縁膜２８とＳｉＯ2ゲート絶縁膜２２をＨＦ／ＮＨ4Ｆを
エッチャントとしたウェットエッチにより、ソースまた
はドレインの引出電極用の第１コンタクトホール２９を
形成した。
縁膜２８とＳｉＯ2ゲート絶縁膜２２をＨＦ／ＮＨ4Ｆを
エッチャントとしたウェットエッチにより、ソースまた
はドレインの引出電極用の第１コンタクトホール２９を
形成した。
【００３１】次に、全面にＡｌ／Ｓｉ膜をスパッタ法に
より膜厚６００ｎｍに形成した後、図１５に示すよう
に、Ｈ3ＰＯ4／Ｈ2Ｏ＝２／１０のエッチャントを用い
てウェットエッチングを行い、Ａｌ／Ｓｉ膜をパターニ
ングし、Ａｌ／Ｓｉ電極３０を形成した。
より膜厚６００ｎｍに形成した後、図１５に示すよう
に、Ｈ3ＰＯ4／Ｈ2Ｏ＝２／１０のエッチャントを用い
てウェットエッチングを行い、Ａｌ／Ｓｉ膜をパターニ
ングし、Ａｌ／Ｓｉ電極３０を形成した。
【００３２】次に、図１６に示すように、減圧ＣＶＤ法
によりＰＳＧパッシベーション膜３１を膜厚４００ｎｍ
に形成し、次にＰＣＶＤ法を用いてＳｉＮからなるＳｉ
Ｎパッシベーション膜３２を形成した。その後、水素
（Ｈ2）のＡｒ希釈の還元性雰囲気中で約４００℃、３
０分間水素アニール処理を行った。
によりＰＳＧパッシベーション膜３１を膜厚４００ｎｍ
に形成し、次にＰＣＶＤ法を用いてＳｉＮからなるＳｉ
Ｎパッシベーション膜３２を形成した。その後、水素
（Ｈ2）のＡｒ希釈の還元性雰囲気中で約４００℃、３
０分間水素アニール処理を行った。
【００３３】次に、図１７に示すように、ＳｉＮパッシ
ベーション膜３２の全体をＣＦ4／Ｏ2＝９５／５のエッ
チングガスによりプラズマエッチングした後、ＨＦ／Ｎ
Ｈ4Ｆをエッチャントとしたウェットエッチにより第１
ポリシリコン層領域２１ａに届くソースあるいはドレイ
ンの引出電極用の第２コンタクトホール３３を形成し
た。
ベーション膜３２の全体をＣＦ4／Ｏ2＝９５／５のエッ
チングガスによりプラズマエッチングした後、ＨＦ／Ｎ
Ｈ4Ｆをエッチャントとしたウェットエッチにより第１
ポリシリコン層領域２１ａに届くソースあるいはドレイ
ンの引出電極用の第２コンタクトホール３３を形成し
た。
【００３４】次に、図１８に示すように、スパッタ法に
より、４００℃の温度でＩＴＯ（インジウム錫酸化物）
膜３４を全面に被着形成した。
より、４００℃の温度でＩＴＯ（インジウム錫酸化物）
膜３４を全面に被着形成した。
【００３５】次に、図１９に示すように、ＨＣｌ：Ｈ2
Ｏ：ＮＯ3＝３００：３００：５０のエッチャントによ
りＩＴＯ膜３４をパターニングし、ＩＴＯ画素電極３４
ａを形成した。
Ｏ：ＮＯ3＝３００：３００：５０のエッチャントによ
りＩＴＯ膜３４をパターニングし、ＩＴＯ画素電極３４
ａを形成した。
【００３６】次に、図２０に示すように、露出面上、す
なわちＰＳＧパッシベーション膜３１とＩＴＯ画素電極
３４ａの表面上に液晶配向用のポリイミド（ＰＩ）膜３
５を形成し、アクティブマトリクス基板を得た。図２０
の後は上部基板と本製造プロセスで形成したアクティブ
マトリクス基板との間に液晶層を挟持して液晶表示装置
が得られた。
なわちＰＳＧパッシベーション膜３１とＩＴＯ画素電極
３４ａの表面上に液晶配向用のポリイミド（ＰＩ）膜３
５を形成し、アクティブマトリクス基板を得た。図２０
の後は上部基板と本製造プロセスで形成したアクティブ
マトリクス基板との間に液晶層を挟持して液晶表示装置
が得られた。
【００３７】
【発明の効果】以上、説明したように、本発明によれ
ば、トランジスタの保護層の形成工程が簡略化でき、し
かもＳｉＮ系の保護層を使用する必要がないため、Ｓｉ
Ｎ膜の膜応力に起因したトランジスタ特性の劣化が生じ
ない。また、ＳｉＯ2系（ＰＳＧ等）の絶縁膜を使用す
ることにより、液晶セル形成時、充分な接着強度をもっ
て有機性接着剤を使用することができる。
ば、トランジスタの保護層の形成工程が簡略化でき、し
かもＳｉＮ系の保護層を使用する必要がないため、Ｓｉ
Ｎ膜の膜応力に起因したトランジスタ特性の劣化が生じ
ない。また、ＳｉＯ2系（ＰＳＧ等）の絶縁膜を使用す
ることにより、液晶セル形成時、充分な接着強度をもっ
て有機性接着剤を使用することができる。
【図１】本発明による液晶表示装置の一実施例を示す模
式斜視図である。
式斜視図である。
【図２】図１に示した本発明の液晶表示装置の駆動回路
部及び画素スイッチの部分断面図である。
部及び画素スイッチの部分断面図である。
【図３】従来装置と本発明実施例の駆動回路の信頼性の
評価結果を示す図である。
評価結果を示す図である。
【図４】実施例の製造プロセスフロー図である。
【図５】実施例の製造プロセスフロー図である。
【図６】実施例の製造プロセスフロー図である。
【図７】実施例の製造プロセスフロー図である。
【図８】実施例の製造プロセスフロー図である。
【図９】実施例の製造プロセスフロー図である。
【図１０】実施例の製造プロセスフロー図である。
【図１１】実施例の製造プロセスフロー図である。
【図１２】実施例の製造プロセスフロー図である。
【図１３】実施例の製造プロセスフロー図である。
【図１４】実施例の製造プロセスフロー図である。
【図１５】実施例の製造プロセスフロー図である。
【図１６】実施例の製造プロセスフロー図である。
【図１７】実施例の製造プロセスフロー図である。
【図１８】実施例の製造プロセスフロー図である。
【図１９】実施例の製造プロセスフロー図である。
【図２０】実施例の製造プロセスフロー図である。
【図２１】従来の液晶表示装置の一例を示す模式斜視図
である。
である。
１ アクティブマトリクス基板 ２ 上部基板 ３ スペーサ ４ 水平（走査線）駆動回路 ５ 垂直（信号線）駆動回路 ７ ゲート絶縁膜 ８ 多結晶シリコン（ｐｏｌｙ−Ｓｉ）ゲート ９ Ａｌ電極 １０ａ，１０ｂ ＰＳＧ保護膜 １０ｃ ＰＳＧ層間絶縁膜 １１ ポリイミド配向膜 １３ ＩＴＯ画素電極 １４ 上部基板 １５ 下部基板 １６ スペーサ ２０ 石英基板 ２１ 第１ポリシリコン（ｐｏｌｙ−Ｓｉ）層 ２２ ＳｉＯ2ゲート絶縁膜 ２３ レジスト ２４ ＳｉＮゲート絶縁膜 ２５ 第２ｐｏｌｙ−Ｓｉ層 ２７ レジスト ２８ ＳｉＯ2層間絶縁膜 ２９ 第１コンタクトホール ３０ Ａｌ／Ｓｉ電極 ３１ ＰＳＧパッシベーション膜 ３２ ＳｉＮパッシベーション膜 ３３ 第２コンタクトホール ３４ ＩＴＯ膜 ３４ａ ＩＴＯ画素電極 ３５ ポリイミド（ＰＩ）膜
Claims (1)
- 【請求項１】 マトリクス状に配列された画素電極と、
この画素電極を駆動する薄膜トランジスタとからなる液
晶表示部と、この液晶表示部に接続された走査線駆動回
路と、前記液晶表示装置に接続された信号線駆動回路と
が形成されたアクティブマトリクス基板と、このアクテ
ィブマトリクス基板に全面的に対向する上部基板と、前
記アクティブマトリクス基板と上部基板との間に挟持さ
れた液晶層とを備え、前記液晶表示部が酸化シリコン系
絶縁膜と前記液晶層とで保護されていることを特徴とす
る液晶表示装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620691A JPH0566413A (ja) | 1991-09-05 | 1991-09-05 | 液晶表示装置 |
| US07/939,720 US6556257B2 (en) | 1991-09-05 | 1992-09-02 | Liquid crystal display device |
| KR1019920016169A KR100285303B1 (ko) | 1991-09-05 | 1992-09-05 | 액정표시장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22620691A JPH0566413A (ja) | 1991-09-05 | 1991-09-05 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566413A true JPH0566413A (ja) | 1993-03-19 |
Family
ID=16841559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22620691A Pending JPH0566413A (ja) | 1991-09-05 | 1991-09-05 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566413A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08264796A (ja) * | 1995-03-18 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| US6236444B1 (en) | 1993-09-20 | 2001-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with drive circuits on both substrates |
| US6304307B1 (en) | 1995-12-19 | 2001-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| US6567147B1 (en) | 1997-03-27 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| JP2004119991A (ja) * | 2003-12-12 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
| JP2004153290A (ja) * | 2003-12-12 | 2004-05-27 | Semiconductor Energy Lab Co Ltd | 半導体集積回路の作製方法 |
| JP2005005724A (ja) * | 2004-07-06 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその製造方法 |
| US7050138B1 (en) | 1995-03-10 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a display device having a driver circuit attached to a display substrate |
| JP2007311827A (ja) * | 2007-08-16 | 2007-11-29 | Semiconductor Energy Lab Co Ltd | 剥離方法 |
| US8012782B2 (en) | 1995-03-18 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
-
1991
- 1991-09-05 JP JP22620691A patent/JPH0566413A/ja active Pending
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6980275B1 (en) | 1993-09-20 | 2005-12-27 | Semiconductor Energy Laboratory Co., Ltd. | Electro-optical device |
| US6236444B1 (en) | 1993-09-20 | 2001-05-22 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal device with drive circuits on both substrates |
| US7525629B2 (en) | 1993-09-20 | 2009-04-28 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device comprising drive circuits that include thin film transistors formed on both substrates |
| US8547516B2 (en) | 1995-03-10 | 2013-10-01 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US8013972B2 (en) | 1995-03-10 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US7446843B2 (en) | 1995-03-10 | 2008-11-04 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of fabricating the same |
| US7050138B1 (en) | 1995-03-10 | 2006-05-23 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a display device having a driver circuit attached to a display substrate |
| US8012782B2 (en) | 1995-03-18 | 2011-09-06 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing display device |
| JPH08264796A (ja) * | 1995-03-18 | 1996-10-11 | Semiconductor Energy Lab Co Ltd | 表示装置及びその作製方法 |
| KR100356118B1 (ko) * | 1995-12-19 | 2003-03-06 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정표시장치및그제조방법 |
| KR100336936B1 (ko) * | 1995-12-19 | 2002-05-15 | 마찌다 가쯔히꼬 | 액정 표시 장치 및 그 제조 방법 |
| US6304307B1 (en) | 1995-12-19 | 2001-10-16 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display and method of manufacturing the same |
| US6567147B1 (en) | 1997-03-27 | 2003-05-20 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device and method of fabricating the same |
| JP2004153290A (ja) * | 2003-12-12 | 2004-05-27 | Semiconductor Energy Lab Co Ltd | 半導体集積回路の作製方法 |
| JP2004119991A (ja) * | 2003-12-12 | 2004-04-15 | Semiconductor Energy Lab Co Ltd | 半導体集積回路 |
| JP2005005724A (ja) * | 2004-07-06 | 2005-01-06 | Semiconductor Energy Lab Co Ltd | 半導体集積回路およびその製造方法 |
| JP2007311827A (ja) * | 2007-08-16 | 2007-11-29 | Semiconductor Energy Lab Co Ltd | 剥離方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0542279B1 (en) | Thin-film transistor with a protective layer and method of manufacturing the same | |
| US6556257B2 (en) | Liquid crystal display device | |
| KR100697263B1 (ko) | 탑 게이트형 폴리실리콘 박막트랜지스터 제조방법 | |
| JPH0566413A (ja) | 液晶表示装置 | |
| KR100737910B1 (ko) | 폴리실리콘형 박막트랜지스터 제조방법 | |
| US6716768B2 (en) | Method of manufacturing thin-film transistor, and liquid-crystal display | |
| JP3171673B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH07131018A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH01259565A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH0675247A (ja) | 液晶ディスプレイ駆動用ｔｆｔ基板 | |
| JPH1197699A (ja) | 薄膜トランジスタ | |
| JPH08330599A (ja) | 薄膜トランジスタ、その製造方法及び表示装置 | |
| JP3291069B2 (ja) | 半導体装置とその作製方法 | |
| JP2710793B2 (ja) | 液晶表示パネル及びその製造方法 | |
| JPH0561071A (ja) | 液晶表示装置 | |
| JPH10177968A (ja) | 薄膜素子、薄膜素子の形成方法、薄膜トランジスタの製造方法及び液晶表示装置の製造方法 | |
| KR100212270B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| JP3177360B2 (ja) | 薄膜トランジスタの製造方法及び薄膜トランジスタ | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP3392557B2 (ja) | アルミニウム配線の加工方法 | |
| JP3208594B2 (ja) | 液晶表示装置 | |
| JP3489217B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3393449B2 (ja) | 薄膜半導体装置 | |
| JP2699466B2 (ja) | 薄膜トランジスタ | |
| JP4238584B2 (ja) | 半導体装置の製造方法 |