JPH056694A - 半導体メモリ装置 - Google Patents

半導体メモリ装置

Info

Publication number
JPH056694A
JPH056694A JP3183097A JP18309791A JPH056694A JP H056694 A JPH056694 A JP H056694A JP 3183097 A JP3183097 A JP 3183097A JP 18309791 A JP18309791 A JP 18309791A JP H056694 A JPH056694 A JP H056694A
Authority
JP
Japan
Prior art keywords
test mode
memory device
semiconductor memory
memory cell
cell array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3183097A
Other languages
English (en)
Other versions
JP3282188B2 (ja
Inventor
Seiichi Morikami
清一 森神
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18309791A priority Critical patent/JP3282188B2/ja
Priority to US07/898,119 priority patent/US5299163A/en
Priority to DE69224410T priority patent/DE69224410T2/de
Priority to EP92305628A priority patent/EP0520696B1/en
Priority to KR1019920011210A priority patent/KR950010312B1/ko
Publication of JPH056694A publication Critical patent/JPH056694A/ja
Application granted granted Critical
Publication of JP3282188B2 publication Critical patent/JP3282188B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/46—Test trigger logic

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】 【目的】 本発明の目的はメモリセルの検査後に半導体
メモリ装置が誤ってテストモードとなることを防止する
ことである。 【構成】 半導体メモリ装置はテストモード選択回路１
１１を備えておりテストモード選択回路１１１はピンＮ
Ｃに電源レベルを超える高電圧または接地レベルより低
い負電圧の印加された時、これを検知してテストモード
信号ＥＮＢＬを出力する。 【効果】 テストモード選択回路は通常動作時には、使
用されない電圧を検知してテストモードを設定するの
で、通常動作時に誤ってテストモードとはならない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体メモリ装置に関
し、特に半導体メモリ装置をテストモードにするための
テストモード選択回路に関する。
【０００２】
【従来の技術】従来、この種の半導体メモリ装置は、例
えば、図４に示すような構成となっている。図４におい
て４１は外部アドレス信号Ａ1〜Ａxの供給される行アド
レスバッファ、４２は行アドレスデコーダ、４３はメモ
リセルアレイ部、４４は列選択スイッチ部、４５は列ア
ドレスデコーダ、４６は外部アドレス信号Ａ1〜ＡYの供
給される列アドレスバッファ、４７はセンスアンプ回
路、４８は出力回路、４９は外部信号ＣＳ(オーハ゛ーライン)，
ＷＥ(オーハ゛ーライン)によって制御されるコントロール回路、
４１０は入力回路をそれぞれ示している。
【０００３】メモリセル部４３内の所定のメモリセルへ
のアクセスでは、半導体メモリ装置が外部信号ＣＳ(オーハ
゛ーライン)で活性化され、外部信号ＷＥ(オーハ゛ーライン)でデータ
の書き込みまたは読み出しが選択される。その後、外部
アドレス信号Ａ1〜Ａx，Ａ1〜ＡYが行アドレスバッファ
４１と列アドレスバッファ４６に取り込まれ、行アドレ
スで指定された行のメモリセルのデータが列選択スイッ
チに送られる。列アドレスデコーダ４５が列アドレスに
該当するデータを指定し、該データが列選択スイッチ４
４からセンスアンプ回路４７に送られ、差動増幅後、出
力回路４８から外部に供給される。
【０００４】データの書き込み時は、入力回路４１０に
供給されたデータが列選択スイッチ４４からメモリセル
アレイ４３に供給され、行アドレスで指定されたメモリ
セルに書き込まれる。
【０００５】かかる構成の半導体メモリ装置は、出荷前
にメモリセルの検査がなされ、良品のみ出荷されること
になる。
【０００６】上記出荷前の検査では、電源レベルまたは
接地レベルのテスト信号を特定のピンに与えテストモー
ドにし、上記データの書き込みと読み出しがメモリセル
毎に実行され、書き込みデータの論理レベルが読み出し
時に反転していないか否かを判断する。
【０００７】
【発明が解決しようとする課題】しかしながら、従来の
半導体メモリ装置では、電源レベルまたは接地レベルの
テストモード信号を供給するので、検査終了後の通常動
作モード時に誤ってテストモードになる恐れがあるとい
う問題点があった。
【０００８】
【課題を解決するための手段】本発明の第１の要旨はメ
モリセルアレイと、該メモリセルアレイにデータを書き
込み及びデータを読み出すための周辺回路と、メモリセ
ルアレイ中に不良メモリセルが含まれているか否かを検
査するテストモードに設定するテストモード選択回路
と、外部から供給される信号を周辺回路及びテストモー
ド選択回路に供給する複数のピンを備えた半導体メモリ
装置において、上記テストモード選択回路は所定のピン
に電源電圧を超える電圧を印加されたときテストモード
を設定することである。
【０００９】本発明の第２の要旨はメモリセルアレイ
と、該メモリセルアレイにデータを書き込み及びデータ
を読み出すための周辺回路と、メモリセルアレイ中に不
良メモリセルが含まれているか否かを検査するテストモ
ードに設定するテストモード選択回路と、外部から供給
される信号を周辺回路及びテストモード選択回路に供給
する複数のピンを備えた半導体メモリ装置において、上
記テストモード選択回路は所定のピンに接地レベルより
低い負電圧を印加されたときテストモードを設定するこ
とである。
【００１０】
【発明の作用】上記構成に係る半導体メモリ装置では、
通常動作モード時に所定のピンは電源レベル、接地レベ
ルまたはフローティング状態にされる。
【００１１】一方、テストモード時には、所定のピンは
高電圧または負電圧となる。
【００１２】
【実施例】次に本発明の実施例について図面を参照して
説明する。図１は本発明の第１実施例に係る半導体メモ
リ装置の構成を示すブロック図である。図１において１
１は外部アドレス信号Ａ1〜Ａxを入力とする行アドレス
バッファ、１２は行アドレスデコーダ、１３はメモリセ
ルアレイ部、１４は列選択スイッチ、１５は列アドレス
デコーダ、１６は外部アドレス信号Ａ1〜ＡYを入力とす
る列アドレスバッファ、１７はセンスアンプ回路、１８
は出力回路、１９は外部信号ＣＳ(オーハ゛ーライン)，ＷＥ(オーハ
゛ーライン)によって制御されるコントロール回路、１１０は
入力回路、１１１はテストモード選択回路である。
【００１３】図２はテストモード選択回路１１１の詳細
構成を示す回路図であり、抵抗Ｒ21とＰチャンネルＭＯ
ＳトランジスタＱ22，Ｑ24とＮチャンネルＭＯＳトラン
ジスタＱ21，Ｑ23，Ｑ25で構成される。
【００１４】次にテストモード選択回路１１１の動作に
ついて説明する。まず、ピンＮＣがフローティング状
態、接地レベルあるいは電源電圧ＶCCレベルになってい
る場合（ユーザーが半導体メモリ装置を使用するとき、
ピンＮＣは前記のいずれかのレベルになる）について考
える。
【００１５】まずフローティング時について考えると、
ピンＮＣがフローティングなので、節点Ｎ21のレベルは
電源レベルＶCCより低いレベルとなる。これによりゲー
トが電源レベルＶCCに固定されたＰチャンネルＭＯＳト
ランジスタＱ22は非導通状態、ゲートが電源レベルＶCC
に固定されたＮチャンネルＭＯＳトランジスタＱ23は導
通状態となり、節点Ｎ22は接地レベルになる。これによ
り、ＰチャンネルＭＯＳトランジスタＱ24は導通状態、
ＮチャンネルＭＯＳトランジスタＱ25は非導通状態とな
り、節点ＥＮＢＬは電源レベルＶCCとなる。節点ＥＮＢ
Ｌが電源レベルＶCCの時、半導体メモリ装置はテストモ
ード状態にはならない。
【００１６】次に、ピンＮＣが接地レベルに固定された
場合について考えると、ゲートがピンＮＣに接続された
ＮチャンネルＭＯＳトランジスタＱ21は非導通状態とな
り、節点Ｎ21は接地レベルとなる。これによりＰチャン
ネルＭＯＳトランジスタＱ22は非導通状態、Ｎチャンネ
ルＭＯＳトランジスタＱ23は導通状態となるので、節点
Ｎ22は接地レベルとなる。これによりＰチャンネルＭＯ
ＳトランジスタＱ24は導通状態、ＮチャンネルＭＯＳト
ランジスタＱ25は非導通状態となり、節点ＥＮＢＬは電
源レベルＶCCとなり、半導体メモリ装置はテストモード
にはならない。
【００１７】次にピンＮＣが電源レベルＶCCに固定され
た場合について考えるとピンＮＣが電源レベルＶCCなの
でＮチャンネルＭＯＳトランジスタＱ21は導通状態、さ
らに節点Ｎ21は抵抗Ｒ21を介してピンＮＣと接続されて
いるので、節点Ｎ21は電源レベルＶCCとなる。これによ
りＰチャンネルＭＯＳトランジスタＱ22は非導通状態、
ＮチャンネルＭＯＳトランジスタは導通状態となり、節
点Ｎ22は接地レベルとなる。これによりＰチャンネルＭ
ＯＳトランジスタＱ24は導通状態、ＮチャンネルＭＯＳ
トランジスタＱ25は非導通状態となり、節点ＥＮＢＬは
電源レベルＶCCとなり、半導体メモリ装置はテストモー
ドにはならない。
【００１８】以上説明したように、実使用時は通常動作
を保証する。
【００１９】次にメモリテストシステム等で半導体メモ
リ装置をテストモードにして測定する場合について説明
する。まずピンＮＣを電源レベル＋３〜４Ｖにする。Ｎ
チャンネルＭＯＳトランジスタＱ21はオン抵抗が抵抗Ｒ
21に比べて十分大きくなるように設定されている。これ
により節点Ｎ21のレベルはＰチャンネルＭＯＳトランジ
スタＱ22のゲート（ＶCC）−ソース間電圧がしきい値電
圧より高いレベルになる。したがって、ＰチャンネルＭ
ＯＳトランジスタＱ22が導通状態となる。ここで、Ｐチ
ャンネルＭＯＳトランジスタＱ22のオン抵抗はＮチャン
ネルＭＯＳトランジスタＱ23のオン抵抗に比べて十分小
さくなるように、各トランジスタサイズが設定されてい
る。これによりＰチャンネルＭＯＳトランジスタＱ22と
ＮチャンネルＭＯＳトランジスタＱ23がともに導通状態
となるが、ＰチャンネルＭＯＳトランジスタＱ22のオン
抵抗がＮチャンネルＭＯＳトランジスタＱ23のオン抵抗
に比べて十分小さいので、節点Ｎ22のレベルは電源レベ
ルになる。これによりＰチャンネルＭＯＳトランジスタ
Ｑ24は非導通状態、ＮチャンネルＭＯＳトランジスタＱ
25は導通状態となり、節点ＥＮＢＬは接地レベルにな
る。
【００２０】節点ＥＮＢＬの電圧信号ＥＮＢＬは図１に
示すように各ブロック１８，１１０に供給されており、
電圧信号ＥＮＢＬが接地レベルになることにより半導体
メモリ装置はテストモード動作が可能となる。
【００２１】上述のようにピンＮＣは通常動作モード時
に電源レベル、接地レベルまたはフローティングレベル
にされるので、誤ってテストモードとはならない。
【００２２】図３は本発明の第２実施例に係るテストモ
ード選択回路を示す回路図であり、抵抗Ｒ31，Ｒ32とＰ
チャンネルＭＯＳトランジスタＱ31，Ｑ33，Ｑ35とＮチ
ャンネルＭＯＳトランジスタＱ32，Ｑ34，Ｑ36から構成
されている。
【００２３】第１実施例と異なる点は、ピンＮＣに接地
レベル３〜４Ｖ低い電圧を与えたときにテストモードが
設定されるように、接地ピンＮＣ間に抵抗Ｒ31，Ｒ32を
直列に接続し、節点Ｎ31をＮチャンネルＭＯＳトランジ
スタＱ32のソースに接続した点である。抵抗Ｒ31は抵抗
Ｒ32に比べて十分大きな値に設定されており、また、Ｎ
チャンネルＭＯＳトランジスタＱ32はＰチャンネルＭＯ
ＳトランジスタＱ31と比べて十分オン抵抗が小さくなる
ようにトランジスタサイズが設定されている。
【００２４】動作原理については前述した第１実施例と
同様であり、ピンＮＣがフローティングあるいは接地レ
ベルあるいは電源レベルＶCCになっている場合は、テス
トモードにはならない。
【００２５】
【発明の効果】以上説明したように本発明の半導体メモ
リ装置は、所定のピンを電源レベルより高い電圧あるい
は接地レベルより低い電圧に設定することにより、容易
にテストモードを設定することが可能であり、通常動作
モード時には使用されない電圧でのみテストモードとな
る。したがって、本発明に係る半導体メモリ装置は安定
した通常動作を実現できる。
【図面の簡単な説明】
【図１】本願発明の第１実施例を示すブロック図であ
る。
【図２】第１実施例のテストモード選択回路を示す回路
図である。
【図３】第２実施例のテストモード選択回路を示す回路
図である。
【図４】従来例のブロック図である。
【符号の説明】
１１，４１ Ｘアドレスバッファ １２，４２ 行アドレスデコーダ １３，４３ メモリセルアレイ部 １４，４４ 列選択スイッチ １５，４５ 列アドレスデコーダ １６，４６ 列アドレスバッファ １７，４７ センスアンプ １８，４８ 出力回路 １９，４９ コントロール回路 １１０，４１０ 入力回路 １１１ テストモード選択回路 Ｒ21，Ｒ31，Ｒ32 抵抗 Ｎ21，Ｎ22，Ｎ31，Ｎ32，Ｎ33 節点 Ｑ21，Ｑ23，Ｑ25，Ｑ32，Ｑ34，Ｑ36 ＮチャンネルＭ
ＯＳトランジスタ Ｑ22，Ｑ24，Ｑ31，Ｑ33，Ｑ35 ＰチャンネルＭＯＳ
トランジスタ

Claims (2)

    【特許請求の範囲】
  1. 【請求項１】 メモリセルアレイと、該メモリセルアレ
    イにデータを書き込み及びデータを読み出すための周辺
    回路と、メモリセルアレイ中に不良メモリセルが含まれ
    ているか否かを検査するテストモードに設定するテスト
    モード選択回路と、外部から供給される信号を周辺回路
    及びテストモード選択回路に供給する複数のピンを備え
    た半導体メモリ装置において、上記テストモード選択回
    路は所定のピンに電源電圧を超える電圧を印加されたと
    きテストモードを設定することを特徴とする半導体メモ
    リ装置。
  2. 【請求項２】 メモリセルアレイと、該メモリセルアレ
    イにデータを書き込み及びデータを読み出すための周辺
    回路と、メモリセルアレイ中に不良メモリセルが含まれ
    ているか否かを検査するテストモードに設定するテスト
    モード選択回路と、外部から供給される信号を周辺回路
    及びテストモード選択回路に供給する複数のピンを備え
    た半導体メモリ装置において、上記テストモード選択回
    路は所定のピンに接地レベルより低い負電圧を印加され
    たときテストモードを設定することを特徴とする半導体
    メモリ装置。
JP18309791A 1991-06-27 1991-06-27 半導体メモリ装置 Expired - Fee Related JP3282188B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP18309791A JP3282188B2 (ja) 1991-06-27 1991-06-27 半導体メモリ装置
US07/898,119 US5299163A (en) 1991-06-27 1992-06-15 Semiconductor memory device with discriminator for diagnostic mode of operation
DE69224410T DE69224410T2 (de) 1991-06-27 1992-06-19 Integrierte Halbleiterspeicherschaltung mit einem Diskriminator für eine diagnostische Betriebsart
EP92305628A EP0520696B1 (en) 1991-06-27 1992-06-19 Semiconductor memory/integrated circuit device with discriminator for diagnostic mode of operation
KR1019920011210A KR950010312B1 (ko) 1991-06-27 1992-06-26 진단 모드 동작용 판별기를 갖는 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18309791A JP3282188B2 (ja) 1991-06-27 1991-06-27 半導体メモリ装置

Publications (2)

Publication Number Publication Date
JPH056694A true JPH056694A (ja) 1993-01-14
JP3282188B2 JP3282188B2 (ja) 2002-05-13

Family

ID=16129715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18309791A Expired - Fee Related JP3282188B2 (ja) 1991-06-27 1991-06-27 半導体メモリ装置

Country Status (5)

Country Link
US (1) US5299163A (ja)
EP (1) EP0520696B1 (ja)
JP (1) JP3282188B2 (ja)
KR (1) KR950010312B1 (ja)
DE (1) DE69224410T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2762833B2 (ja) * 1992-02-27 1998-06-04 日本電気株式会社 ダイナミック型ランダムアクセスメモリ装置
US6105152A (en) * 1993-04-13 2000-08-15 Micron Technology, Inc. Devices and methods for testing cell margin of memory devices
SG49632A1 (en) * 1993-10-26 1998-06-15 Intel Corp Programmable code store circuitry for a nonvolatile semiconductor memory device
US5526311A (en) * 1993-12-30 1996-06-11 Intel Corporation Method and circuitry for enabling and permanently disabling test mode access in a flash memory device
JPH09147598A (ja) * 1995-11-28 1997-06-06 Mitsubishi Electric Corp 半導体記憶装置およびアドレス変化検出回路
US6143496A (en) * 1997-04-17 2000-11-07 Cytonix Corporation Method of sampling, amplifying and quantifying segment of nucleic acid, polymerase chain reaction assembly having nanoliter-sized sample chambers, and method of filling assembly
US6119252A (en) * 1998-02-10 2000-09-12 Micron Technology Integrated circuit test mode with externally forced reference voltage
US7412806B2 (en) * 2001-12-13 2008-08-19 Tac-Fast Georgia Llc Structures for creating spaces while installing anchor sheet and attachment piece subfloors
EP3530283A1 (en) 2012-06-05 2019-08-28 The Australian National University Vaccination with interleukin-4 antagonists

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242587A (ja) * 1984-05-16 1985-12-02 Hitachi Micro Comput Eng Ltd ダイナミツク型ｒａｍ
JPS61258399A (ja) * 1985-05-11 1986-11-15 Fujitsu Ltd 半導体集積回路装置
JPS61292755A (ja) * 1985-06-20 1986-12-23 Fujitsu Ltd 半導体集積回路
JPS6339200A (ja) * 1986-08-04 1988-02-19 Sony Corp 集積回路装置
JPH02236178A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置
JPH0474980A (ja) * 1990-07-17 1992-03-10 Nec Corp 誤動作防止テスト回路

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3030852A1 (de) * 1980-08-14 1982-03-11 Siemens AG, 1000 Berlin und 8000 München Schaltungsanordnung fuer die pruefung von speicherzellen programmierbarer mos-integrierter halbleiterspeicher
JPH0752217B2 (ja) * 1986-12-20 1995-06-05 富士通株式会社 半導体装置
FR2623653B1 (fr) * 1987-11-24 1992-10-23 Sgs Thomson Microelectronics Procede de test de cellules de memoire electriquement programmable et circuit integre correspondant
JPH0346188A (ja) * 1989-07-13 1991-02-27 Mitsubishi Electric Corp 半導体記憶回路
JPH0359899A (ja) * 1989-07-27 1991-03-14 Nec Corp 半導体メモリ
JPH0799619B2 (ja) * 1989-12-28 1995-10-25 三菱電機株式会社 半導体記憶装置
JP2568455B2 (ja) * 1990-08-16 1997-01-08 三菱電機株式会社 半導体記憶装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60242587A (ja) * 1984-05-16 1985-12-02 Hitachi Micro Comput Eng Ltd ダイナミツク型ｒａｍ
JPS61258399A (ja) * 1985-05-11 1986-11-15 Fujitsu Ltd 半導体集積回路装置
JPS61292755A (ja) * 1985-06-20 1986-12-23 Fujitsu Ltd 半導体集積回路
JPS6339200A (ja) * 1986-08-04 1988-02-19 Sony Corp 集積回路装置
JPH02236178A (ja) * 1989-03-09 1990-09-19 Fujitsu Ltd 半導体装置
JPH0474980A (ja) * 1990-07-17 1992-03-10 Nec Corp 誤動作防止テスト回路

Also Published As

Publication number Publication date
KR930001241A (ko) 1993-01-16
US5299163A (en) 1994-03-29
EP0520696A2 (en) 1992-12-30
EP0520696A3 (en) 1993-10-27
DE69224410T2 (de) 1998-06-10
DE69224410D1 (de) 1998-03-19
JP3282188B2 (ja) 2002-05-13
KR950010312B1 (ko) 1995-09-14
EP0520696B1 (en) 1998-02-11

Similar Documents

Publication Publication Date Title
KR100382687B1 (ko) 집적회로메모리용파워-온리셋회로
US4418403A (en) Semiconductor memory cell margin test circuit
US5396464A (en) Semiconductor memory with inverted write-back capability and method of testing a memory using inverted write-back
US5079744A (en) Test apparatus for static-type semiconductor memory devices
JPH0241113B2 (ja)
JP2773271B2 (ja) 半導体記憶装置
KR0161510B1 (ko) 반도체 메모리 장치
US20030210599A1 (en) Integrated volatile and non-volatile memory
JPH04228200A (ja) メモリアレイ用短絡回路検知器回路
US6249468B1 (en) Semiconductor memory device with switching element for isolating bit lines during testing
JP3282188B2 (ja) 半導体メモリ装置
KR940005697B1 (ko) 용장 메모리 셀을 갖는 반도체 메모리 장치
JP4351819B2 (ja) 半導体装置及び不揮発性半導体記憶装置
US4951257A (en) Reference setting circuit for determining written-in content in nonvolatile semiconductor memories
EP0352730A2 (en) Semiconductor memory device provided with an improved system for detecting the positions using a redundant structure
US6161204A (en) Method and apparatus for testing SRAM memory cells
US6546510B1 (en) Burn-in mode detect circuit for semiconductor device
US5359563A (en) Memory system with adaptable redundancy
JPH081755B2 (ja) 置換アドレス判定回路
US7400547B2 (en) Semiconductor integrated circuit with power-reducing standby state
US20200243131A1 (en) Semiconductor storage device and operation method thereof
JPH07169293A (ja) 半導体記憶装置
JP3217548B2 (ja) 半導体記憶装置
KR100223587B1 (ko) 다중 전원을 사용할 수 있는 스태틱 램 장치
JPH0574190A (ja) ヒユーズ回路、冗長救済判定回路、及び半導体記憶装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees