JPH0566995A - 拡張メモリ装置 - Google Patents
拡張メモリ装置Info
- Publication number
- JPH0566995A JPH0566995A JP22766691A JP22766691A JPH0566995A JP H0566995 A JPH0566995 A JP H0566995A JP 22766691 A JP22766691 A JP 22766691A JP 22766691 A JP22766691 A JP 22766691A JP H0566995 A JPH0566995 A JP H0566995A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- address
- bank
- memory
- register circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 5
- 239000000654 additive Substances 0.000 abstract 1
- 230000000996 additive effect Effects 0.000 abstract 1
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
Abstract
(57)【要約】
【構成】システムはモードレジスタ回路３をアドレス自
動加算モードにセットし、アドレスレジスタ回路２へ最
初にアクセスするＲＡＭバンクの値をセットしてから増
設メモリ回路１をアクセスする。その後、転送アドレス
がバンクの境界へ来ると、バンク境界検出回路５がそれ
を検出して制御回路６へ知らせ、制御回路６はアドレス
演算回路３へアドレスレジスタ回路から出力されるアド
レスに１を加算するように指示し、アドレスレジスタ回
路２へその結果を再セットするように指示する。 【効果】数バンクに亘るメモリ転送をする場合に拡張メ
モリに対するＲＡＭバンクの設定回数を減らせるので、
システム性能の向上を計れる。
動加算モードにセットし、アドレスレジスタ回路２へ最
初にアクセスするＲＡＭバンクの値をセットしてから増
設メモリ回路１をアクセスする。その後、転送アドレス
がバンクの境界へ来ると、バンク境界検出回路５がそれ
を検出して制御回路６へ知らせ、制御回路６はアドレス
演算回路３へアドレスレジスタ回路から出力されるアド
レスに１を加算するように指示し、アドレスレジスタ回
路２へその結果を再セットするように指示する。 【効果】数バンクに亘るメモリ転送をする場合に拡張メ
モリに対するＲＡＭバンクの設定回数を減らせるので、
システム性能の向上を計れる。
Description
【０００１】
【産業上の利用分野】本発明は拡張メモリ装置に関し、
特にバンクメモリアクセス方式をとるメモリ増設方式の
拡張メモリ装置に関する。
特にバンクメモリアクセス方式をとるメモリ増設方式の
拡張メモリ装置に関する。
【０００２】
【従来の技術】図２は従来のバンクメモリアクセス方式
の拡張メモリ装置の一例を示すブロック図で、増設メモ
リ回路１１と、バンクメモリアドレスを記憶するアドレ
スレジスタ回路１２と、増設メモリ回路１１とアドレス
レジスタ回路１２を制御する制御回路６とを有してい
る。
の拡張メモリ装置の一例を示すブロック図で、増設メモ
リ回路１１と、バンクメモリアドレスを記憶するアドレ
スレジスタ回路１２と、増設メモリ回路１１とアドレス
レジスタ回路１２を制御する制御回路６とを有してい
る。
【０００３】次に、本例の動作について説明する。ま
ず、システムバス１１ａを介してアドレスレジスタ回路
１２にアクセスするＲＡＭバンクの値をセットし、増設
メモリ回路１のアクセスを行う。制御回路１６はアドレ
スレジスタ回路１２へのＲＡＭバンクの値のセットと増
設メモリ回路１１へのメモリアクセスを制御する。
ず、システムバス１１ａを介してアドレスレジスタ回路
１２にアクセスするＲＡＭバンクの値をセットし、増設
メモリ回路１のアクセスを行う。制御回路１６はアドレ
スレジスタ回路１２へのＲＡＭバンクの値のセットと増
設メモリ回路１１へのメモリアクセスを制御する。
【０００４】
【発明が解決しようとする課題】この従来のバンクメモ
リアクセス方式の拡張メモリ装置は、数バンクに亘る長
いデータをこの増設メモリへ転送するとき、バンクの境
界毎にＲＡＭバンクを切り換えるためにアドレスレジス
タ１２へＲＡＭバンクの値を設定し直さなければならな
い欠点があった。
リアクセス方式の拡張メモリ装置は、数バンクに亘る長
いデータをこの増設メモリへ転送するとき、バンクの境
界毎にＲＡＭバンクを切り換えるためにアドレスレジス
タ１２へＲＡＭバンクの値を設定し直さなければならな
い欠点があった。
【０００５】
【課題を解決するための手段】本発明の拡張メモリ装置
は、メモリバンクアクセス方式の拡張メモリ装置であっ
て、増設メモリ回路と、バンクメモリアドレスを記憶す
るアドレスレジスタ回路と、アクセスモードを記憶する
モードレジスタ回路と、バンクアドレスの境界を検出す
るバンク境界アドレス検出回路と、前記アドレスレジス
タ回路の内容に演算を行った結果を前記アドレスレジス
タ回路に戻すアドレス演算回路と、前記増設メモリ回
路，前記アドレスレジスタ回路，前記アドレス演算回路
を制御する制御回路とを備えている。
は、メモリバンクアクセス方式の拡張メモリ装置であっ
て、増設メモリ回路と、バンクメモリアドレスを記憶す
るアドレスレジスタ回路と、アクセスモードを記憶する
モードレジスタ回路と、バンクアドレスの境界を検出す
るバンク境界アドレス検出回路と、前記アドレスレジス
タ回路の内容に演算を行った結果を前記アドレスレジス
タ回路に戻すアドレス演算回路と、前記増設メモリ回
路，前記アドレスレジスタ回路，前記アドレス演算回路
を制御する制御回路とを備えている。
【０００６】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明の拡張メモリ装置の一実施例を示すブ
ロック図である。
る。図１は本発明の拡張メモリ装置の一実施例を示すブ
ロック図である。
【０００７】本実施例の拡張メモリ装置は、増設メモリ
回路１と、増設メモリ回路１の上位アドレスを記憶する
アドレスレジスタ回路２と、アドレスレジスタ回路２の
内容を演算するアドレス演算回路３と、バンクアドレス
の境界がアクセスされたことを検出するバンク境界アド
レス検出回路４と、増設メモリ回路１の動作モードを記
憶するモードレジスタ回路５と、各制御信号６ｃ，６
ｂ，６ａ，６ｄにより増設メモリ回路１，アドレスレジ
スタ回路２，アドレス演算回路３，モードレジスタ回路
５を制御する制御回路６とを備えている。なおシステム
バス１１ａは上位アドレスバス１２ｂ，コマンドバス１
２ｇにより制御回路６と接続され、下位アドレスバス１
２ｃにより増設メモリ回路１と接続されている。
回路１と、増設メモリ回路１の上位アドレスを記憶する
アドレスレジスタ回路２と、アドレスレジスタ回路２の
内容を演算するアドレス演算回路３と、バンクアドレス
の境界がアクセスされたことを検出するバンク境界アド
レス検出回路４と、増設メモリ回路１の動作モードを記
憶するモードレジスタ回路５と、各制御信号６ｃ，６
ｂ，６ａ，６ｄにより増設メモリ回路１，アドレスレジ
スタ回路２，アドレス演算回路３，モードレジスタ回路
５を制御する制御回路６とを備えている。なおシステム
バス１１ａは上位アドレスバス１２ｂ，コマンドバス１
２ｇにより制御回路６と接続され、下位アドレスバス１
２ｃにより増設メモリ回路１と接続されている。
【０００８】システムが増設メモリ回路１をアクセスす
る場合、通常まずアドレスレジスタ回路２へシステムバ
ス１１ａ，データバス１２ｅを介してＲＡＭバンクの値
をセットする。その後、バンクアドレス信号２ａにより
増設メモリ回路１へメモリアクセスを行えばよい。
る場合、通常まずアドレスレジスタ回路２へシステムバ
ス１１ａ，データバス１２ｅを介してＲＡＭバンクの値
をセットする。その後、バンクアドレス信号２ａにより
増設メモリ回路１へメモリアクセスを行えばよい。
【０００９】次に、数バンクに亘る長いデータを増設メ
モリ回路１へ転送するときの動作について説明する。こ
こでは、データをメモリ空間の下位から上位に向かって
転送するものとする。システムはまずデータバス１２ｆ
によりモードレジスタ回路５をアドレス自動加算モード
にセットしてモード通知信号５ａにより制御回路６に通
知し、アドレスレジスタ回路２からのバンクアドレス信
号２ｂにより最初にアスクセスするＲＡＭバンクの値を
アドレスレジスタ回路２にセットする。それからバンク
アドレス信号２ａにより増設メモリ回路１をアクセスす
る。その後、下位アドレスバス１２ｄを介した転送アド
レスがバンクの境界へ来ると、バンク境界検出回路５が
それを検出してバンク境界通知信号４ａにより制御回路
６へ知らせる。制御回路６はアドレス演算回路３へアド
レスレジスタ回路２から出力されるアドレスに「１」を
加算するよう更新モード指示信号６ａにより指示し、ア
ドレスレジスタ回路２へその結果を再セットするようバ
ンクアドレス書込み出力制御信号６ｂにより指示する
と、アドレス演算回路３は更新アドレス信号３ａにより
アドレスレジスタ回路２を更新する。その結果、次に増
設メモリ回路１をアクセスする時は、自動的に次のＲＡ
Ｍバンクをアクセスできることになる。
モリ回路１へ転送するときの動作について説明する。こ
こでは、データをメモリ空間の下位から上位に向かって
転送するものとする。システムはまずデータバス１２ｆ
によりモードレジスタ回路５をアドレス自動加算モード
にセットしてモード通知信号５ａにより制御回路６に通
知し、アドレスレジスタ回路２からのバンクアドレス信
号２ｂにより最初にアスクセスするＲＡＭバンクの値を
アドレスレジスタ回路２にセットする。それからバンク
アドレス信号２ａにより増設メモリ回路１をアクセスす
る。その後、下位アドレスバス１２ｄを介した転送アド
レスがバンクの境界へ来ると、バンク境界検出回路５が
それを検出してバンク境界通知信号４ａにより制御回路
６へ知らせる。制御回路６はアドレス演算回路３へアド
レスレジスタ回路２から出力されるアドレスに「１」を
加算するよう更新モード指示信号６ａにより指示し、ア
ドレスレジスタ回路２へその結果を再セットするようバ
ンクアドレス書込み出力制御信号６ｂにより指示する
と、アドレス演算回路３は更新アドレス信号３ａにより
アドレスレジスタ回路２を更新する。その結果、次に増
設メモリ回路１をアクセスする時は、自動的に次のＲＡ
Ｍバンクをアクセスできることになる。
【００１０】
【発明の効果】以上説明したように本発明の拡張メモリ
装置によれば、数バンクに亘るメモリ転送をする場合に
拡張メモリに対するＲＡＭバンクの設定回数を減らせる
ので、システム性能の向上を計れる効果が得られる。
装置によれば、数バンクに亘るメモリ転送をする場合に
拡張メモリに対するＲＡＭバンクの設定回数を減らせる
ので、システム性能の向上を計れる効果が得られる。
【図１】本発明の拡張メモリ装置の一実施例を示すブロ
ック図である。
ック図である。
【図２】従来の拡張メモリ装置の一例を示すブロック図
である。
である。
１ 増設メモリ回路 ２ アドレスレジスタ回路 ２ａ，２ｂ バンクアドレス信号 ３ アドレス演算回路 ３ａ 更新アドレス信号 ４ バンク境界アドレス検出回路 ４ａ バンク境界通知信号 ５ モードレジスタ回路 ５ａ モード通知信号 ６ 制御回路 ６ａ 更新モード指示信号 ６ｂ バンクアドレス書込み出力制御信号 ６ｃ 増設メモリ制御信号 ６ｄ モードレジスタ書込み制御信号 １１ａ システムバス １２ａ，１２ｆ，１２ｅ データバス １２ｂ 上位アドレスバス １２ｃ，１２ｄ 下位アドレスバス １２ｇ コマンドバス
Claims (1)
- 【請求項１】 メモリバンクアクセス方式の拡張メモリ
装置であって、増設メモリ回路と、バンクメモリアドレ
スを記憶するアドレスレジスタ回路と、アクセスモード
を記憶するモードレジスタ回路と、バンクアドレスの境
界を検出するバンク境界アドレス検出回路と、前記アド
レスレジスタ回路の内容に演算を行った結果を前記アド
レスレジスタ回路に戻すアドレス演算回路と、前記増設
メモリ回路，前記アドレスレジスタ回路，前記アドレス
演算回路を制御する制御回路とを備えることを特徴とす
る拡張メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22766691A JPH0566995A (ja) | 1991-09-09 | 1991-09-09 | 拡張メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22766691A JPH0566995A (ja) | 1991-09-09 | 1991-09-09 | 拡張メモリ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0566995A true JPH0566995A (ja) | 1993-03-19 |
Family
ID=16864430
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22766691A Pending JPH0566995A (ja) | 1991-09-09 | 1991-09-09 | 拡張メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0566995A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6409946B1 (en) * | 1997-07-03 | 2002-06-25 | Sipa S.P.A. | High-productivity single-stage method and apparatus for producing containers made of thermoplastic material |
-
1991
- 1991-09-09 JP JP22766691A patent/JPH0566995A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6409946B1 (en) * | 1997-07-03 | 2002-06-25 | Sipa S.P.A. | High-productivity single-stage method and apparatus for producing containers made of thermoplastic material |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20070006002A1 (en) | Information processing apparatus with central processing unit and main memory having power saving mode, and power saving controlling method | |
| KR20020051874A (ko) | 데이터 처리 장치 | |
| JPH0566995A (ja) | 拡張メモリ装置 | |
| KR101016132B1 (ko) | 에너지 효율적인 레지스터 파일을 제공하는 방법 및 장치 | |
| JP2701386B2 (ja) | キャッシュメモリコントローラ | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JP3501727B2 (ja) | リクエスト順序制御装置 | |
| JPH09311812A (ja) | マイクロコンピュータ | |
| JPH03113649A (ja) | 書込みデータ転送装置 | |
| JPH087562A (ja) | ダイナミックランダムアクセスメモリ | |
| JP2617621B2 (ja) | 低速／高速インタフェース回路 | |
| JPH06103478B2 (ja) | マイクロコンピユ−タ | |
| KR100895686B1 (ko) | 마이크로 컨트롤러의 데이터 로드 타이밍을 감소시키는 방법 | |
| JPH0514290B2 (ja) | ||
| JPH05210616A (ja) | コンピュータ装置 | |
| JPS61208542A (ja) | マイクロ・プログラム制御方式 | |
| JPH05158718A (ja) | 集積回路 | |
| JPH05101008A (ja) | ワンチツプマイクロコンピユータ | |
| JPH02302855A (ja) | メモリ制御装置 | |
| JPS6389951A (ja) | キヤツシユメモリ装置 | |
| JPH03204031A (ja) | プログラム実行抑止方式 | |
| JPS61250740A (ja) | メモリ切換方式 | |
| JPS62152056A (ja) | 情報処理装置 | |
| JPH0546463A (ja) | 情報処理装置及びリードオンリーメモリ | |
| JPH0444138A (ja) | マイクロコンピュータにおける外部コマンド生成装置 |