JPH0567108B2 - - Google Patents
Info
- Publication number
- JPH0567108B2 JPH0567108B2 JP61114142A JP11414286A JPH0567108B2 JP H0567108 B2 JPH0567108 B2 JP H0567108B2 JP 61114142 A JP61114142 A JP 61114142A JP 11414286 A JP11414286 A JP 11414286A JP H0567108 B2 JPH0567108 B2 JP H0567108B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- frequency
- output
- circuit
- drive pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、テレビジヨン受像機における垂直駆
動パルス発生装置に関するもので、特にゴースト
障害等が起こり垂直同期信号が欠落した場合にお
いても安定に垂直偏向用の垂直駆動パルスを発生
出来る垂直駆動パルス発生装置に関する。 (ロ) 従来の技術 テレビジヨン受像機において、水平同期信号に
同期して水平周波数fHの整数倍の周波数nfHの信
号を作り、これを垂直同期信号に応じて分周して
垂直周波数fVの信号とし、この信号を用いて垂直
偏向を行なう垂直偏向回路が知られている。その
様な回路をIC（集積回路）化した例としては、
「‘85三洋半導体ハンドブツクモノリシツクバイ
ポーラ集積回路編」（昭和60年３月20日発行）第
1000頁に示される映像・色・偏向回路用
ICLA7620がある。前記ICから垂直駆動パルス発
生部分を抽出した回路を第２図に示す。第２図に
おいて１はICであり、映像検波回路（図示せず）
からの映像信号は入力ピン２を介して複合同期分
離回路３に印加され、水平及び垂直同期信号等の
複合同期信号が分離される。該複合同期信号は積
分回路４、クランプ回路５及びトランジスタ６と
から成る垂直同期分離回路７に印加される為、ト
ランジスタ６のコレクタに垂直同期信号に同期し
たパルス信号を得ることができ、該パルス信号が
リセツト信号として分周回路８に印加される。 一方、前記複合同期分離回路３から得られる複
合同期信号が印加される信号発生回路９は、水平
同期信号に同期した水平周波数fHの２倍の周波数
2fHの信号を発生し、該信号はクロツク信号とし
て前記分周回路８に印加される。このため、前記
分周回路８は前記2fHの信号を垂直同期分離回路
７からのパルスに応じて525分の１に分周する。
その結果、前記分周回路８から垂直周波数fVの出
力信号が、出力トランジスタ１０のベースに印加
され、出力ピン１１に垂直偏向回路１２を駆動す
るための垂直駆動パルスを得ることができる。 従つて、第２図の回路によれば映像信号中から
垂直偏向のための垂直駆動パルスを得ることがで
きる。 (ハ) 発明が解決しようとする問題点 しかしながら、第２図の回路においてはゴース
ト障害等により垂直同期信号が欠落してしまう様
な場合に、分周回路８を所望の位置でリセツトす
ることが出来ないため、前記垂直同期信号に対応
した垂直駆動パルスが得られず、画面が流れてし
まうという問題があつた。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、垂
直駆動パルスを発生するカウントダウン方式の垂
直駆動パルス発生装置において、分周回路が所定
のカウントを行なつた時、出力信号を発生する手
段と、前記出力信号に応じて任意のタイミングで
リセツト信号を発生する可変型リセツト信号発生
手段とから成ることを特徴とする。 (ホ) 作用 本発明によれば、分周回路が所定のカウントを
行なつた時に発生する出力信号を検出し、該出力
信号を利用して前記分周回路を任意のタイミング
でリセツトする様にしているので、ゴースト障害
等が起つた時にも所望の位置で垂直駆動パルスが
得られる。 (ヘ) 実施例 第１図は、本発明の一実施例を示す回路図で、
１３は複合同期分離回路３から印加される複合同
期信号中の垂直同期信号を検出する垂直同期分離
回路、１４は分周回路８の第１分周出力がベース
に印加される第１トランジスタ、１５は分周回路
８の第２分周出力がベースに印加される第２トラ
ンジスタ、１６は抵抗１７，１８及び１９とダイ
オード２０乃至２３とから成るバイアス回路、２
４はベースがバイアス回路１６に接続され、コレ
クタがダイオード２５を介して電源（＋Vcc）に
接続され、エミツタが出力ピン１１を介して外付
けの抵抗２６に接続されている出力トランジス
タ、２７はベースが出力トランジスタ２４のコレ
クタに接続され、エミツタが抵抗２８を介して電
源に接続され、コレクタが抵抗２９を介して接地
されている第３トランジスタ、３０はベースが第
３トランジスタ２７のコレクタに接続され、コレ
クタが垂直同期分離回路１３の第７トランジスタ
３５のベースに接続されエミツタが接地されてい
る第４トランジスタ、３１はベースに基準電源３
２を有し、出力ピン１１に発生する垂直駆動パル
スに応じてコンデンサ３３を充電する第５トラン
ジスタ、３４はコンデンサ３３の端子電圧に応じ
てオンし、出力トランジスタ２４に流れる電流を
変化させる第６トランジスタである。尚、第１図
において第２図と同一の回路素子については、同
一の符号を付し、その説明を省略する。 第１図において、入力ピン２に印加される映像
信号は、複合同期分離回路３で同期分離され、同
期分離された複合同期信号が垂直同期分離回路１
３及び信号発生回路９に印加される。前記複合同
期信号が垂直同期分離回路１３に印加されると、
第７トランジスタ３５がオフし、コンデンサ３６
は第１定電流トランジスタ３７により充電され
る。又、前記複合同期信号が無い期間には第７ト
ランジスタ３５がオンし、コンデンサ３６は第２
及び第３定電流トランジスタ３８及び３９に応じ
て放電する。そのため、コンデンサ３６の端子電
圧が十分に上昇する垂直同期信号の印加時に比較
回路４０の出力が発生し、分周回路８をリセツト
する。 ところで、分周回路８は第３図の如き回路構成
となつている。クロツク端子Ｘに供給される周波
数2fHのパルスは、縦続接続されている第１乃至
第10T−FF（FF：フリツプフロツプ回路）４１
乃至５０から成る分周器で分周される。前記分周
器がリセツトされてから256H目（512個）の入力
パルスがカウントされると、第10T−FF５０の
Ｑ出力が「Ｈ」レベルとなり、該「Ｈ」レベルの
期間中、第4T−FF４４のＱ出力の反転信号が第
２分周出力としてナンド回路５１により点Ｃに発
生する。従つて、点Ｃに発生する信号は周期8H
（ただし、Ｈは水平同期信号の１周期を表わす。）
となる。又、リセツト端子Ａにリセツトパルスが
印加されると、第1SR−FF５２がセツトされ、
そのＱ出力がノア回路５３を介してＤ−FF５４
に印加される。一方、Ｄ−FF５４のＣ端子はク
ロツク端子Ｘに接続されているので、ノア回路５
３の出力が印加されてから、次のクロツクパルス
でＱ出力が発生し、0.5H遅延されたＱ出力がリ
セツト信号として分周器に印加される。又、前記
Ｑ出力はインバータ５５を介して第2SR−FF５
６のセツト入力に印加されるので、点Ｂに第１分
周出力である出力パルスが発生する。 又、点Ａのリセツト端子にリセツト信号が印加
されない場合、分周器が269Hまでカウントする
とアンド回路５７の入力が全て「Ｈ」レベルとな
り、その出力が「Ｈ」レベルとなつてＤ−FF５
４をトリガーする。その結果、分周器がリセツト
されるとともに第2SR−FF５６がセツトされ、
点Ｂに出力パルスを発生する。従つて、第2SR−
FF５６は点Ａに印加されるリセツト信号又はア
ンド回路５７の出力信号によりリセツトされるこ
とになる。 再び第１図に戻つて、NTSC方式の場合
262.5H周期で垂直同期信号が到来する。分周回
路８は前述の如き動作を行なうので、分周回路８
の点Ｃから発生する第２分周出力は260Hまで
「Ｈ」レベル、以降4Hおきに「Ｌ」、「Ｈ」レベル
を繰り返えす。従つて、第２トランジスタ１５は
前記第２分周出力が「Ｈ」レベルの時、オンとな
りバイアス回路１６の抵抗１９とダイオード２２
及び２３を接地する。この結果、点Ｄの電圧が第
１の所定値となり、バイアス回路１６の抵抗値を
全て等しいとすると、出力トランジスタ２４のエ
ミツタ電圧は1/2Vccとなる。分周回路８が260H
までカウントすると分周回路８の第２分周出力は
「Ｌ」レベルとなり、第２トランジスタ１５がオ
フとなる。この結果、点Ｄの電圧が第２の所定値
となり、出力トランジスタ２４のエミツタ電圧は
２／３Vccとなる。このため、抵抗２６の値をR0と
すれば出力トランジスタ２４には電流2Vcc／3R0
が流れ、ダイオード２５とカレントミラー関係に
ある第３トランジスタ２７には、そのミラー比を
１：1/m（ただし、ｍ≧１）とすれば、電流
2Vcc／3mR0が流れる。尚、抵抗２９の値は
2Vcc／3mR0・R1＜VBE（ただし、R1は抵抗２９の
抵抗値、VBEはトランジスタのベース・エミツタ
間電圧、）となる様に設定される。次に261.5H
で、垂直同期信号が点Ａから分周回路８に印加さ
れると、262Hでリセツトがかかり、点Ｂからの
第１分周出力により出力トランジスタ２４のエミ
ツタに第４図イの如き垂直駆動パルスを得ること
ができる。 又、ゴースト障害の影響によつて点Ａに垂直同
期信号が印加されない場合は、260H以降、分周
回路８の点Ｃからの第２分周出力は4H周期で反
転するので、出力トランジスタ２４のエミツタ電
圧は1/2Vccと2/3Vccとを4H周期で繰り返えし、
296Hでリセツトがかかり296.5Hで点Ｂからの第
１分周出力により第３トランジスタ１４がオン
し、出力トランジスタ２４のエミツタに第４図ロ
の如き垂直駆動パルスを得ることができる。 出力ピン１１に、第１図図示の如き外付回路を
接続し、第５トランジスタ３１の基準電源３２の
電圧を例えば2/3Vcc−VBEとすると、出力ピン１
１の電圧が2/3VCCの期間、第５トランジスタ３
１はオンしコンデンサ３３は充電される。このた
め、垂直同期信号が欠落している場合の第４図ロ
の如き出力電圧波形が出力ピン１１に生ずると、
コンデンサ３３の充電が行なわれ、その端子電圧
は第４図ハの如き波形となる。そこで、第６トラ
ンジスタ３４のスレシホールドレベルを一点鎖線
の如く設定すれば、279Hで第６トランジスタ３
４がオンする。抵抗５８の値をR2とすれば、出
力トランジスタ２４には抵抗２６及び５８に流れ
る電流の如き和の電流2Vcc／３（1/R0＋1/R2）が
流れ、同一の電流がダイオード２５に流れる。こ
のため、第３トランジスタ２７には電流2Vcc／
3m（1/R0＋1/R2）が流れ、第４トランジスタ３
０がオンするので、垂直同期分離回路１３の第７
トランジスタ３５はオフとなり、コンデンサ３６
が前述の動作と同様に充電される。その結果、比
較回路４０からリセツト信号が分周回路８に印加
され、分周回路８は第１分周出力を発生し、第４
図ニの如き垂直駆動パルスを出力ピンに発生す
る。 尚、第５トランジスタ３１がオンした時に流れ
る電流は、出力トランジスタ２４に流れる電流に
影響を及ぼさない様に抵抗５９の値を設定してい
る。又、可変抵抗６０を調整することにより分周
回路８をリセツトするタイミングを手動で調整す
ることが出来る。例えば、可変抵抗６０の値を大
きくすれば、コンデンサ３３の放電カーブはゆる
やかになり279H以前にリセツトがかかる様にな
る。又、可変抵抗６０の値を小さくすれば、放電
カーブが急になり279H以降にリセツトがかかる
様になる。このため、視聴者は最も早く安定して
同期がとれる位置を画面を見ながら自分で調整で
きる。 (ト) 発明の効果 以上述べた如く本発明によれば、ゴースト障害
が起こり映像信号中の垂直同期信号が欠落した場
合にも、分周回路をICの外部から印加される疑
似垂直同期信号により、リセツトすることが出来
るので、カウントダウン方式の垂直偏向回路にお
いても安定に垂直駆動パルスを得ることが出来
る。又、実施例の如く、正規の垂直駆動パルスを
発生するICの出力ピンと疑似垂直同期信号を印
加するための外付回路が接続されるピンとを兼用
すれば、ICのピン数の増加を招くことがない。
更に本発明によれば、外付回路の可変抵抗を調整
することにより、疑似垂直同期信号が発生する位
置を調整することが出来るので、視聴者は安定し
た垂直同期状態となる位置に画面を見ながら素早
く調整することが出来る。
動パルス発生装置に関するもので、特にゴースト
障害等が起こり垂直同期信号が欠落した場合にお
いても安定に垂直偏向用の垂直駆動パルスを発生
出来る垂直駆動パルス発生装置に関する。 (ロ) 従来の技術 テレビジヨン受像機において、水平同期信号に
同期して水平周波数fHの整数倍の周波数nfHの信
号を作り、これを垂直同期信号に応じて分周して
垂直周波数fVの信号とし、この信号を用いて垂直
偏向を行なう垂直偏向回路が知られている。その
様な回路をIC（集積回路）化した例としては、
「‘85三洋半導体ハンドブツクモノリシツクバイ
ポーラ集積回路編」（昭和60年３月20日発行）第
1000頁に示される映像・色・偏向回路用
ICLA7620がある。前記ICから垂直駆動パルス発
生部分を抽出した回路を第２図に示す。第２図に
おいて１はICであり、映像検波回路（図示せず）
からの映像信号は入力ピン２を介して複合同期分
離回路３に印加され、水平及び垂直同期信号等の
複合同期信号が分離される。該複合同期信号は積
分回路４、クランプ回路５及びトランジスタ６と
から成る垂直同期分離回路７に印加される為、ト
ランジスタ６のコレクタに垂直同期信号に同期し
たパルス信号を得ることができ、該パルス信号が
リセツト信号として分周回路８に印加される。 一方、前記複合同期分離回路３から得られる複
合同期信号が印加される信号発生回路９は、水平
同期信号に同期した水平周波数fHの２倍の周波数
2fHの信号を発生し、該信号はクロツク信号とし
て前記分周回路８に印加される。このため、前記
分周回路８は前記2fHの信号を垂直同期分離回路
７からのパルスに応じて525分の１に分周する。
その結果、前記分周回路８から垂直周波数fVの出
力信号が、出力トランジスタ１０のベースに印加
され、出力ピン１１に垂直偏向回路１２を駆動す
るための垂直駆動パルスを得ることができる。 従つて、第２図の回路によれば映像信号中から
垂直偏向のための垂直駆動パルスを得ることがで
きる。 (ハ) 発明が解決しようとする問題点 しかしながら、第２図の回路においてはゴース
ト障害等により垂直同期信号が欠落してしまう様
な場合に、分周回路８を所望の位置でリセツトす
ることが出来ないため、前記垂直同期信号に対応
した垂直駆動パルスが得られず、画面が流れてし
まうという問題があつた。 (ニ) 問題点を解決するための手段 本発明は、上述の点に鑑み成されたもので、垂
直駆動パルスを発生するカウントダウン方式の垂
直駆動パルス発生装置において、分周回路が所定
のカウントを行なつた時、出力信号を発生する手
段と、前記出力信号に応じて任意のタイミングで
リセツト信号を発生する可変型リセツト信号発生
手段とから成ることを特徴とする。 (ホ) 作用 本発明によれば、分周回路が所定のカウントを
行なつた時に発生する出力信号を検出し、該出力
信号を利用して前記分周回路を任意のタイミング
でリセツトする様にしているので、ゴースト障害
等が起つた時にも所望の位置で垂直駆動パルスが
得られる。 (ヘ) 実施例 第１図は、本発明の一実施例を示す回路図で、
１３は複合同期分離回路３から印加される複合同
期信号中の垂直同期信号を検出する垂直同期分離
回路、１４は分周回路８の第１分周出力がベース
に印加される第１トランジスタ、１５は分周回路
８の第２分周出力がベースに印加される第２トラ
ンジスタ、１６は抵抗１７，１８及び１９とダイ
オード２０乃至２３とから成るバイアス回路、２
４はベースがバイアス回路１６に接続され、コレ
クタがダイオード２５を介して電源（＋Vcc）に
接続され、エミツタが出力ピン１１を介して外付
けの抵抗２６に接続されている出力トランジス
タ、２７はベースが出力トランジスタ２４のコレ
クタに接続され、エミツタが抵抗２８を介して電
源に接続され、コレクタが抵抗２９を介して接地
されている第３トランジスタ、３０はベースが第
３トランジスタ２７のコレクタに接続され、コレ
クタが垂直同期分離回路１３の第７トランジスタ
３５のベースに接続されエミツタが接地されてい
る第４トランジスタ、３１はベースに基準電源３
２を有し、出力ピン１１に発生する垂直駆動パル
スに応じてコンデンサ３３を充電する第５トラン
ジスタ、３４はコンデンサ３３の端子電圧に応じ
てオンし、出力トランジスタ２４に流れる電流を
変化させる第６トランジスタである。尚、第１図
において第２図と同一の回路素子については、同
一の符号を付し、その説明を省略する。 第１図において、入力ピン２に印加される映像
信号は、複合同期分離回路３で同期分離され、同
期分離された複合同期信号が垂直同期分離回路１
３及び信号発生回路９に印加される。前記複合同
期信号が垂直同期分離回路１３に印加されると、
第７トランジスタ３５がオフし、コンデンサ３６
は第１定電流トランジスタ３７により充電され
る。又、前記複合同期信号が無い期間には第７ト
ランジスタ３５がオンし、コンデンサ３６は第２
及び第３定電流トランジスタ３８及び３９に応じ
て放電する。そのため、コンデンサ３６の端子電
圧が十分に上昇する垂直同期信号の印加時に比較
回路４０の出力が発生し、分周回路８をリセツト
する。 ところで、分周回路８は第３図の如き回路構成
となつている。クロツク端子Ｘに供給される周波
数2fHのパルスは、縦続接続されている第１乃至
第10T−FF（FF：フリツプフロツプ回路）４１
乃至５０から成る分周器で分周される。前記分周
器がリセツトされてから256H目（512個）の入力
パルスがカウントされると、第10T−FF５０の
Ｑ出力が「Ｈ」レベルとなり、該「Ｈ」レベルの
期間中、第4T−FF４４のＱ出力の反転信号が第
２分周出力としてナンド回路５１により点Ｃに発
生する。従つて、点Ｃに発生する信号は周期8H
（ただし、Ｈは水平同期信号の１周期を表わす。）
となる。又、リセツト端子Ａにリセツトパルスが
印加されると、第1SR−FF５２がセツトされ、
そのＱ出力がノア回路５３を介してＤ−FF５４
に印加される。一方、Ｄ−FF５４のＣ端子はク
ロツク端子Ｘに接続されているので、ノア回路５
３の出力が印加されてから、次のクロツクパルス
でＱ出力が発生し、0.5H遅延されたＱ出力がリ
セツト信号として分周器に印加される。又、前記
Ｑ出力はインバータ５５を介して第2SR−FF５
６のセツト入力に印加されるので、点Ｂに第１分
周出力である出力パルスが発生する。 又、点Ａのリセツト端子にリセツト信号が印加
されない場合、分周器が269Hまでカウントする
とアンド回路５７の入力が全て「Ｈ」レベルとな
り、その出力が「Ｈ」レベルとなつてＤ−FF５
４をトリガーする。その結果、分周器がリセツト
されるとともに第2SR−FF５６がセツトされ、
点Ｂに出力パルスを発生する。従つて、第2SR−
FF５６は点Ａに印加されるリセツト信号又はア
ンド回路５７の出力信号によりリセツトされるこ
とになる。 再び第１図に戻つて、NTSC方式の場合
262.5H周期で垂直同期信号が到来する。分周回
路８は前述の如き動作を行なうので、分周回路８
の点Ｃから発生する第２分周出力は260Hまで
「Ｈ」レベル、以降4Hおきに「Ｌ」、「Ｈ」レベル
を繰り返えす。従つて、第２トランジスタ１５は
前記第２分周出力が「Ｈ」レベルの時、オンとな
りバイアス回路１６の抵抗１９とダイオード２２
及び２３を接地する。この結果、点Ｄの電圧が第
１の所定値となり、バイアス回路１６の抵抗値を
全て等しいとすると、出力トランジスタ２４のエ
ミツタ電圧は1/2Vccとなる。分周回路８が260H
までカウントすると分周回路８の第２分周出力は
「Ｌ」レベルとなり、第２トランジスタ１５がオ
フとなる。この結果、点Ｄの電圧が第２の所定値
となり、出力トランジスタ２４のエミツタ電圧は
２／３Vccとなる。このため、抵抗２６の値をR0と
すれば出力トランジスタ２４には電流2Vcc／3R0
が流れ、ダイオード２５とカレントミラー関係に
ある第３トランジスタ２７には、そのミラー比を
１：1/m（ただし、ｍ≧１）とすれば、電流
2Vcc／3mR0が流れる。尚、抵抗２９の値は
2Vcc／3mR0・R1＜VBE（ただし、R1は抵抗２９の
抵抗値、VBEはトランジスタのベース・エミツタ
間電圧、）となる様に設定される。次に261.5H
で、垂直同期信号が点Ａから分周回路８に印加さ
れると、262Hでリセツトがかかり、点Ｂからの
第１分周出力により出力トランジスタ２４のエミ
ツタに第４図イの如き垂直駆動パルスを得ること
ができる。 又、ゴースト障害の影響によつて点Ａに垂直同
期信号が印加されない場合は、260H以降、分周
回路８の点Ｃからの第２分周出力は4H周期で反
転するので、出力トランジスタ２４のエミツタ電
圧は1/2Vccと2/3Vccとを4H周期で繰り返えし、
296Hでリセツトがかかり296.5Hで点Ｂからの第
１分周出力により第３トランジスタ１４がオン
し、出力トランジスタ２４のエミツタに第４図ロ
の如き垂直駆動パルスを得ることができる。 出力ピン１１に、第１図図示の如き外付回路を
接続し、第５トランジスタ３１の基準電源３２の
電圧を例えば2/3Vcc−VBEとすると、出力ピン１
１の電圧が2/3VCCの期間、第５トランジスタ３
１はオンしコンデンサ３３は充電される。このた
め、垂直同期信号が欠落している場合の第４図ロ
の如き出力電圧波形が出力ピン１１に生ずると、
コンデンサ３３の充電が行なわれ、その端子電圧
は第４図ハの如き波形となる。そこで、第６トラ
ンジスタ３４のスレシホールドレベルを一点鎖線
の如く設定すれば、279Hで第６トランジスタ３
４がオンする。抵抗５８の値をR2とすれば、出
力トランジスタ２４には抵抗２６及び５８に流れ
る電流の如き和の電流2Vcc／３（1/R0＋1/R2）が
流れ、同一の電流がダイオード２５に流れる。こ
のため、第３トランジスタ２７には電流2Vcc／
3m（1/R0＋1/R2）が流れ、第４トランジスタ３
０がオンするので、垂直同期分離回路１３の第７
トランジスタ３５はオフとなり、コンデンサ３６
が前述の動作と同様に充電される。その結果、比
較回路４０からリセツト信号が分周回路８に印加
され、分周回路８は第１分周出力を発生し、第４
図ニの如き垂直駆動パルスを出力ピンに発生す
る。 尚、第５トランジスタ３１がオンした時に流れ
る電流は、出力トランジスタ２４に流れる電流に
影響を及ぼさない様に抵抗５９の値を設定してい
る。又、可変抵抗６０を調整することにより分周
回路８をリセツトするタイミングを手動で調整す
ることが出来る。例えば、可変抵抗６０の値を大
きくすれば、コンデンサ３３の放電カーブはゆる
やかになり279H以前にリセツトがかかる様にな
る。又、可変抵抗６０の値を小さくすれば、放電
カーブが急になり279H以降にリセツトがかかる
様になる。このため、視聴者は最も早く安定して
同期がとれる位置を画面を見ながら自分で調整で
きる。 (ト) 発明の効果 以上述べた如く本発明によれば、ゴースト障害
が起こり映像信号中の垂直同期信号が欠落した場
合にも、分周回路をICの外部から印加される疑
似垂直同期信号により、リセツトすることが出来
るので、カウントダウン方式の垂直偏向回路にお
いても安定に垂直駆動パルスを得ることが出来
る。又、実施例の如く、正規の垂直駆動パルスを
発生するICの出力ピンと疑似垂直同期信号を印
加するための外付回路が接続されるピンとを兼用
すれば、ICのピン数の増加を招くことがない。
更に本発明によれば、外付回路の可変抵抗を調整
することにより、疑似垂直同期信号が発生する位
置を調整することが出来るので、視聴者は安定し
た垂直同期状態となる位置に画面を見ながら素早
く調整することが出来る。
第１図は、本発明の一実施例を示す回路図、第
２図は従来の垂直駆動パルス発生回路を示す回路
図、第３図は分周回路の構成を示す回路図、及び
第４図は第１図の説明に供するための波形図であ
る。 ８……分周回路、１１……出力ピン、１４……
第１トランジスタ、１５……第２トランジスタ、
１６……バイアス回路、２４……出力トランジス
タ、２７……第３トランジスタ、３０……第４ト
ランジスタ、３１……第５トランジスタ、３２…
…基準電源、３３……コンデンサ、３４……第６
トランジスタ。
２図は従来の垂直駆動パルス発生回路を示す回路
図、第３図は分周回路の構成を示す回路図、及び
第４図は第１図の説明に供するための波形図であ
る。 ８……分周回路、１１……出力ピン、１４……
第１トランジスタ、１５……第２トランジスタ、
１６……バイアス回路、２４……出力トランジス
タ、２７……第３トランジスタ、３０……第４ト
ランジスタ、３１……第５トランジスタ、３２…
…基準電源、３３……コンデンサ、３４……第６
トランジスタ。
Claims (1)
- １ 映像信号中の垂直同期信号に応じた信号がリ
セツト信号として印加され、前記映像信号中の水
平同期信号に応じた信号がクロツク信号として印
加される分周回路を用いて垂直駆動パルスを発生
するカウントダウン方式の垂直駆動パルス発生装
置において、前記分周回路から正規の垂直周期よ
り早いタイミングで発生し、状態変化を繰り返す
分周出力信号を発生させる発生手段と、複数の分
圧手段を有し前記分周出力信号と前記垂直駆動パ
ルスを重畳し第１のレベルを有する垂直駆動パル
スと第２のレベルを有する分周出力信号を発生す
る重畳手段と、該重畳手段の出力信号が印加され
る出力端子と、該出力端子からの前記垂直駆動パ
ルスに応じて不動作であり、前記出力端子からの
前記分周出力信号に応じて動作し前記分周出力信
号を積分することにより任意のタイミングのリセ
ツト信号を発生し前記出力端子に流れる電流値を
所定値に変化させる可変型リセツト信号発生手段
と、前記出力端子に流れる電流が前記所定値にな
つたことを検出する検出手段と、該検出手段の検
出出力に応じて前記分周回路をリセツトするリセ
ツト手段と、第１のレベルを有する垂直駆動パル
スに応じて動作する垂直偏向回路とを設け、前記
分周回路、前記発生手段、前記重畳手段、前記検
出手段、及び前記リセツト手段を集積回路内部に
配置したことを特徴とする垂直駆動パルス発生装
置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11414286A JPS62294381A (ja) | 1986-05-19 | 1986-05-19 | 垂直駆動パルス発生装置 |
| DE87902721T DE3787619T2 (de) | 1986-04-14 | 1987-04-13 | Schaltung zur erzeugung senkrechter synchronisierenden stromstösse. |
| US07/141,359 US4789896A (en) | 1986-04-14 | 1987-04-13 | Vertical synchronizing pulse generating circuit |
| EP87902721A EP0269741B1 (en) | 1986-04-14 | 1987-04-13 | Circuit for generating vertical synchronizing pulses |
| PCT/JP1987/000230 WO1987006414A1 (fr) | 1986-04-14 | 1987-04-13 | Circuit pour generer des impulsions de synchronisation verticale |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11414286A JPS62294381A (ja) | 1986-05-19 | 1986-05-19 | 垂直駆動パルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62294381A JPS62294381A (ja) | 1987-12-21 |
| JPH0567108B2 true JPH0567108B2 (ja) | 1993-09-24 |
Family
ID=14630193
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11414286A Granted JPS62294381A (ja) | 1986-04-14 | 1986-05-19 | 垂直駆動パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62294381A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5241162A (en) * | 1975-09-29 | 1977-03-30 | Inoue Japax Res Inc | Treating process of gas and its equipment |
| JPS6190572A (ja) * | 1984-10-09 | 1986-05-08 | Sharp Corp | 水平・垂直同期信号発生装置 |
-
1986
- 1986-05-19 JP JP11414286A patent/JPS62294381A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62294381A (ja) | 1987-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4292654A (en) | Deflection system and switched-mode power supply using a common ramp generator | |
| US4282549A (en) | Pulse generator for a horizontal deflection system | |
| JPH0832836A (ja) | 自動周波数制御装置 | |
| KR100214770B1 (ko) | 비디오 처리용 디스플레이 동기 타이밍 신호 발생 시스템 | |
| US4396948A (en) | Dual mode horizontal deflection circuit | |
| US4335403A (en) | Horizontal countdown system for television receivers | |
| US4789896A (en) | Vertical synchronizing pulse generating circuit | |
| EP0253402B1 (en) | Sync detection circuit | |
| JPH0567108B2 (ja) | ||
| JPH07288714A (ja) | 高速同期分離システム及び方法 | |
| US4882624A (en) | Synchronizing signal separation circuit for a television receiver | |
| US4001715A (en) | Vertical deflection circuit for television receiver set | |
| JP3333216B2 (ja) | 水平偏向システム | |
| JP3170643B2 (ja) | テレビジョン装置 | |
| JPH0553353B2 (ja) | ||
| JPH0441660Y2 (ja) | ||
| JPH06232701A (ja) | パルス発生器 | |
| JP3586372B2 (ja) | 水平同期検出回路 | |
| JPS6221372A (ja) | 垂直周期信号の振幅制御回路 | |
| JPH06303445A (ja) | 水平偏向回路 | |
| JPS59121087A (ja) | 陰極線管装置 | |
| JP3198203B2 (ja) | 同期分離装置 | |
| JPS6135075A (ja) | ミラ−積分型垂直偏向回路 | |
| Rhee | Systems Approach to Deflection Drive with IC | |
| JPS6316779A (ja) | 垂直同期信号の周波数判別回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |