JPH0567211B2

JPH0567211B2 -

Info

Publication number: JPH0567211B2
Application number: JP61246656A
Authority: JP
Inventors: Yoshihiko Hirai; Tsuneo Hamaguchi
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1986-10-17
Filing date: 1986-10-17
Publication date: 1993-09-24
Also published as: JPS63101832A

Description

【発明の詳細な説明】（産業上の利用分野）本発明は厚膜状の単結晶シリコン基板上に形成
された電界効果型トランジスタを有するアクテイ
ブ・マトリクス液晶表示装置に関する。

（従来技術とその問題点）近年、ツイスト・ネマテイツク型（TN型）を
中心とした液晶表示装置（LCD）の応用が発展
し、腕時計や電卓の分野で大量にもちいられてい
る。また、情報端末、ワープロ等の用途に、ドツ
トの組合せにより文字、図形等の任意表示が可能
なマトリクス型も使われ始めている。マトリクス
型LCDの構造は、ストライプ状の電極を有する
基板２枚を、液晶を介して、各基板上の電極線が
互いに垂直に交差するように対向して配置したも
のである。本型のLCDのＸ−Ｙ端子を、マトリ
クス端子とよぶ。

このマトリクス型LCDの応用分野を広げるた
めには、表示容量の増大が必要である。しかし、
従来のLCDの電圧透過率変化特性はその立ち上
がりがあまり急峻でないので、大表示容量を得る
ために、マルチプレクス駆動の走査本数を増加さ
せると、選択画素と非選択画素各々にかかる実効
電圧比が低下する。この為、良好なコントラスト
が得られる視野角も著しく狭くなるので、従来の
LCDでは、走査本数が60本位が限界であつた。

このマトリクス型LCDの表示容量を大幅に増
加させるために、LCDの各画素に液晶スイツチ
ング用のアクテイブ素子を配置したアクテイブ・
マトリクス液晶表示装置が提案されている。ここ
数年の間に発表されたアクテイブ・マトリクス液
晶表示装置試作品のアクテイブ素子としては、無
定形シリコン（ａ−Si）や多結晶シリコン（ｐ−
Si）を半導体材料としたFET構造の薄膜トラン
ジスタ（TFT）、又は単結晶シリコン（ｓ−Si）
を半導体材料としたFETが大部分である。以下
ではこのようなアクテイブ素子を形成した基板を
素子基板とよぶ。

これらのうちａ−Siやｐ−SiのTFTは製造プ
ロセスがまだ確立されていないので歩留りが悪
く、また良品の特性も不十分であり、走査本数に
限界がある。更に、TFTの特性が不十分、且つ
一枚の基板内でも特性が一様でない為、テレビ画
面のような中間調がでず、又コントラストが弱
く、且つ画面内でコントラスト斑が生じる。

一方、ｓ−Si上のFETは、従来のシリコンIC
プロセスをそのまま用いることにより得られるの
で、歩留まりも良く、良品の特性も十分であり、
走査本数も実用上限界がない。しかし、このｓ−
Siは不透明であるので、フルカラー化が困難であ
り、且つコントラストが高くとれるTN型が使え
ない等の本質的な欠点がある。

このような従来のアクテイブ・マトリクスに関
しては、エー・アイ・ラカトス（A.I.Lakatos）
著による雑誌「プロシーデイングス・オブ・エス
アイデイー（Proceedings of SID）」、第24巻、
第２号、第185頁（昭和58年発行）収録の論文
“プロミス・アンド・チヤレンジ・オブ・シンフ
イルム・シリコン・アプローチズ・トウ・アクテ
イブ・マトリクス”（Promise and Challenge of
Thin−Film Silicon Approaches to Active
Matrices）に述べられている。

一般に、絶縁基板上に半導体素子を形成される
方法としては、ｓ−Siやｐ−Siを使う方法の他
に、サフアイアまたはスピネル等の結晶性の絶縁
物上に単結晶シリコンをエピタキシヤル成長さ
せ、そのエピタキシヤル層に素子（この素子はサ
フアイヤ上に形成した場合、SOSとよばれる）を
形成する方法もある。このSOSは、ｓ−Si上の素
子並みの性能が得られるが、サフアイア等の基板
の価格が非常に高く、また大面積のものが得られ
ない欠点がある。

近年、前記SOSの他に、絶縁基板上の単結晶シ
リコンからなるアクテイブ素子として、ポリシン
グを用いた転写半導体素子（以下PTDと略す）
が現れた。この素子については、濱口らによる
「昭和59年秋季第45回応用物理学会学術講演会予
稿集」（講演番号12a−ｃ−２）及び「日本応用
物理学会欧文誌（Japanese Journal of Applied
Phsics）」第23巻、第L815頁（1984年発行）の論
文、及び特願昭59−137606号に示されている。

このPTD素子の製造法は、およそ次のとおり
である。まず、ｓ−Si基板に深さを制御された酸
化物からなる素子分離領域を設け、この素子分離
領域間の半導体部分に所望の素子を形成した後、
その素子形成面を接着剤で保持基板に接着し、前
記素子分離領域が露出するまで前記半導体基板を
裏面から研磨しながら除去し、除去により露出し
た面を絶縁性の高分子材料からなる接着剤を介し
て支持基板に固定した後、保持基板を除去して形
成される。

このようにして得られた転写半導体素子は、単
結晶シリコン上にデバイスが形成されているので
通常のシリコンデバイス並の優れた性能を有し、
かつ安価で透明な絶縁体上に形成されるので、液
晶用の基板に適した素子基板が安価に得られる可
能性がある。しかし液晶表示装置は、通常ある程
度の光がある状態で用いられる。例えば、直射日
光下、及び、投射光学系中等のような、強度の光
照射のもとで安定に動作することが要求されるこ
とは珍しいことではない。よく知られているよう
な半導体デバイスは一般に光照射のもとでは安定
に動作しないので、このような光照射の問題は大
きな問題である。

この問題とは別に端子の問題が、フラツト・デ
イスプレイ一般に問題としてある。例えば、400
×640画素のデイスプレイでは、縦400本、横640
本の端子が出る為、1040箇所の接続と1040個のド
ライバが必要とされる。ドライバのIC化および
端子接続技術の向上に因り近年解決可能にはなつ
ているが、かなりのコストがこの部分にかかつて
いる。

（発明の目的）本発明の目的は、このような従来の欠点を除去
し、高歩留まりで且つ高性能のアクテイブ・マト
リクス液晶表示装置を提供することにある。特
に、強度の光照射のもとでも安定に動作し、且
つ、パネルからの取出し端子数を大幅に減らした
アクテイブ・マトリクス液晶表示装置を得ること
に本発明の目的がある。

（問題点を解決するための手段）本発明のアクテイブ・マトリクス液晶表示装置
は、データ信号電極と走査信号電極とで定まる位
置にアクテイブ素子を設けた素子基板と対向電極
を有する対向基板とが液晶を介して互いに対向し
て配置されてなるアクテイブ・マトリクス液晶表
示装置において、前記素子基板は互いに隣接する
単結晶シリコン領域と透明なシリコン系絶縁体領
域とからなるデバイス層が保持基板に接着されて
なり、前記単結晶領域の前記保持基板側にアクテ
イブ素子および走査側駆動回路とデータ側駆動回
路とが形成され、前記単結晶領域の前記保持基板
と反対側に光遮蔽層が形成され、前記透明なシリ
コン系絶縁体領域の前記保持基板と反対側に画素
電極が形成され、前記画素電極は前記透明なシリ
コン系絶縁体領域に設けられたコンタクト穴を通
して前記アクテイブ素子に接続されている構成を
有している。

光遮蔽層は少なくとも液晶パネル周辺の駆動回
路のトランジスタ部分は覆う必要がある。また液
晶パネル画素部分の液晶画素駆動回路のアクテイ
ブ素子も誤動作防止の点から光遮蔽層で覆うこと
が望ましい。ただし、光透過をオン−オフする画
素電極の箇所は、光遮蔽層で覆わないようにす
る。

（作用）アクテイブ素子の他にデバイス層上に走査側駆
動回路とデータ側駆動回路とを形成し、マトリク
ス端子を各駆動回路に接続したのでパネルからの
取りだし端子数を大幅に減らすことができる。ま
た前記トランジスタを形成した面と反対側の面上
に光遮蔽層を設けることにより強度の光照射のも
とでも安定に動作する。

（実施例）次に、本発明について実施例に基づいて詳細に
説明する。第１図は本発明アクテイブ・マトリク
ス液晶表示装置の実施例のうち素子基板３８の液
晶駆動回路のトランジスタを積層した断面図であ
る。

本実施例は、第３図に示すようにデータ信号電
極２１と走査信号電極２０とが交差する位置に液
晶画素スイツチング用のアクテイブ素子を設け、
更に外に取り出すマトリクス端子１９を素子基板
上に製作した走査側駆動回路２２とデータ側駆動
回路２３に接続している。

本発明によるトランジスタは、第１図に示すよ
うに素子基板３８上に形成されている。前記素子
基板は互いに隣接する単結晶シリコン３と絶縁体
４とからなるデバイス層が保持基板１に接着され
てなり、前記単結晶シリコンにMOSトランジス
タ１８からなるアクテイブ素子が保持基板側に形
成され、同じ光遮蔽層２４が保持基板と反対側に
形成され、絶縁体４にコンタクト穴をあけて、接
続電極３７を形成し電気的接続をとつている。ソ
ース領域１１とドレイン領域１０とはゲート電極
７をマスクにしてイオン打ち込みによりセルフア
ライオン的に作成される。このようなMOSトラ
ンジスタにおいて、光遮蔽層２４は、MOS−
FETのチヤネル部を覆うように形成され、強度
の光照射下での誤動作を防ぐ。

本発明で用いる光遮蔽層には、光を遮蔽する効
果のあるものは、全て用いることができる。代表
的な材料には、金属膜または金属と金属化合物と
の多層膜、及び染料を含有する高分子膜がある。
金属膜には、クロムCr、モリブデンMo、タング
ステンＷ、アルミニウムAl、ニツケルNi等の蒸
着膜があり、ニツケル等は無電解メツキでも製作
される。多層膜には、酸化クロムCr₂O₃／クロ
ム／酸化クロムの構成等がある。染料を含有する
高分子膜には、ゼラチン、カゼイン、他合成高分
子等の高分子と、カチオン性染料や酸性染料等の
染料がある。また単結晶シリコンへの汚染防止や
電気的シヨートの防止の為に、単結晶シリコンと
光遮蔽層との間に中間層を設けることが多いが、
この中間層は必要不可欠では無いので第１図では
省略した。

液晶駆動回路の基本回路を説明する。走査側駆
動回路２２とデータ側駆動回路２３とは上述の
MOSトランジスタを用いて構成され、各々代表
的な概念回路図を第４図と第５図に示した。走査
側駆動回路は、走査電極の数だけシフトレジスタ
３６を有し、これらの各シフトレジスタに垂直同
期信号２６が入り、その出力走査信号をドライバ
２５ａに入れ、液晶の駆動に適した電圧に変換
し、走査信号２７として出力する。データ側駆動
回路は、データ信号の数だけサンプルホールド回
路２８を有し、これらの各サンプルホールド回路
は、ビデオ信号２９を水平同期信号３０でゲート
を閉じてホールドし、この値をドライバ２５６に
入れ、データ信号３１として出力する。本実施例
では、駆動回路をMOSトランジスタを用いて構
成した場合について述べたが、駆動回路はこれに
限らず、バイポーラ・トランジスタを用いても構
成できる。この場合も基本的には、本実施例と同
じである。

液晶パネルの断面構造は第２図に示すとおりで
ある。素子基板３８と対向電極１４を有する対向
基板１５とが、液晶１３を介て互いに対向して配
置されてなる。本図に示されるように液晶画素駆
動用のアクテイブ素子もMOS構造であり、駆動
回路と同様に製作される。

本実施例の製造方法は、概略、第６図〜第８図
に示したとおりである。これらの図は、本発明の
アクテイブ・マトリクス液晶表示装置の製造方法
を説明する為工程順に配置した素子基板の主要部
断面図である。特に駆動回路及び画素駆動のアク
テイブ素子の製造方法について述べた。

まず、第６図に示すように、単結晶シリコン基
板１６上に熱酸化により厚さ2μｍの酸化シリコ
ン膜SiO₂を形成し、各表示画素に対応する部分
を除き反応性イオンエツチングによりこの酸化シ
リコン膜を除去する。この残つた酸化シリコン膜
の部分が絶縁体４となる。単結晶シリコン基板１
６が露出している部分に、SiH₂Cl₂−H₂−HCl系
を用いて、シリコンを絶縁体４と同じ高さまで選
択エピタキシヤル成長させ、単結晶シリコン３を
形成する。この上にFET型のトランジスタを形
成するがこれは通常のMOSプロセスと同様に形
成される。すなわち、第７図に示すように、酸化
シリコンからなるゲート絶縁膜９、金属電極から
なるゲート電極７、酸化シリコンからなる層間絶
縁膜１２を各々形成の後、イオン打ち込みにより
ソース領域１１・ドレイン領域１０を形成する。
ゲート電極に用いる金属電極には、アルミニウ
ム、モリブデン、タングステン等の金属を用いる
が、この他に、金属シリサイド、及び、ポリシリ
コン等も用いることができる。

また、酸化シリコンで構成される絶縁体４に、
絶縁体より深く、コンタクト穴１７を一画素につ
き２箇所、通常の写真蝕技術を用いて、形成す
る。クロム、モリブデン、タングステン等の金属
蒸着により、ドレイン電極６を形成し、アクテイ
ブ素子であるMOSトランジスタからコンタクト
穴まで配線する。また同様に金属蒸着により、ソ
ース電極８とを形成し、MOSトランジスタから
コンタクト穴まで配線する。

次に第８図に示すように、このMOSトランジ
スタを形成した単結晶シリコン基板１６のMOS
素子形成面を絶縁性の高分子材料、例えばエポキ
シまたはポリイミドからなる接着層２で石英ガラ
ス。ホウケイ酸ガラス、パイレツクス系ガラス、
ソーダガラス、シリコンウエハ、等の保持基板１
に接着する。次に、MOS形成部を除く単結晶シ
リコン基板１６をメカノケミカルポリシングで除
去する。この場合のポリシングでは、化学液とし
て有機アミンを用いている為に、絶縁体層４の成
分である酸化シリコンは単結晶シリコンよりも加
工速度がかなり遅いため、ポリシング加工を絶縁
体層４の深さで止めることができる。こうして素
子形成した単結晶シリコン領域３と絶縁体領域４
から構成されるデバイス層を用意に残すことがで
きる。

次に、駆動回路用のMOS素子の場合は、第１
図に示すように絶縁体４の研磨上に接続電極３７
を形成し、コンタクト穴１７を通じてドレイン電
極６をソース電極８と導通をとる。この接続電極
を用いて別のトランジスタ、抵抗等と接続する。
又、接続電極はMOS素子と同じ面上に形成する
こともできる。

又、画素駆動用のMOSトランジスタ・アクテ
イブ素子の場合は、第２図に示すように、絶縁体
４の研磨面上にデータ信号電極２１を形成し、コ
ンタクト穴を通して、ソース電極８と導通をと
る。データ信号電極は通常ドレイン電極等と同じ
金属電極である。次に研磨面上に画素電極５を形
成し、コンタクト穴１７を通して、ドレイン電極
６と導通をとる。画素電極５は、通常酸化インジ
ウム−スズ（ITO）や酸化スズ（NESA）等の透
明電極である。この工程により、画素電極５が素
子基板表面に形成される。またこのようにしてデ
バイス層の両側に、走査信号電極とデータ信号電
極が形成された。

次に、単結晶シリコン３と絶縁体４からなるデ
バイス層上に、酸化シリコンをスパタリング法に
より形成し中間層とした。この上に更にクロムを
スパタリング法により形成し、MOS−FETのチ
ヤネル部を覆う形にパターニングし、光遮蔽層２
４とした。

以上のように製作した走査側駆動回路２２とデ
ータ側駆動回路２３のMOSトランジスタと、走
査信号電極２０とデータ信号電極２１の交差点に
ある液晶画素電極５駆動のアクテイブ素子の
MOSトランジスタ１８とは、第３図に示したよ
うに、液晶パネルの周辺でマトリクス端子１９を
介して接続される。

このようにして出来た素子基板を、ITO等の対
向基板１４を全面に形成した対向基板１５と、グ
ラス・フアイバ等のスペーサを介して組み合わせ
て液晶セルを形成する。この液晶セルに液晶を注
入して液晶層１３とし、通常のエポキシ系有機シ
ールを用いた封止（シール）することによりAM
−LCDが得られる（第２図）。

ここで素子基板と対向基板に対しラビングによ
り配向処理をおこなつた。この場合、ポリイミド
等の配向処理膜を塗布することが多いが不可欠で
はないので第２図では、省略した。また、液晶は
TN型液晶であるZLI−1565（メルク社製）を用
い、そのセル厚は8μｍ、偏向板は日東電工製の
NPF−1100Hを用いた。このTN型液晶とこの偏
向板を用いたLCDをスタテイク駆動で駆動した
場合、５：１のコントラスト比CRが得られる視
野角±50゜であつた。

なお、この実施例は、熱酸化後選択的に酸化シ
リコン膜を除去したのち選択エピタキシヤル成長
を行つたが、単結晶シリコン基板を選択酸化すれ
ば選択エピタキシヤル成長は行わなくてもよい。
その場合、単結晶シリコンと絶縁体との間で段差
が若干生じるが、性能的には、ほぼ遜色のないも
のが得られる。

このような素子構成で400×640画素、ピツチ
0.05mmのアクテイブ・マトリクス液晶表示を試作
したが、このアクテイブ・マトリクス液晶表示装
置はスタテイツク駆動時とほぼ同一の表示性能を
示した。更に模擬信号として2000本走査時相当の
信号まで印加したが、スタテイツク駆動時とほぼ
同じ表示性能が得られた。駆動信号には、従来の
MOSトランジスタ又はTFTを積層したアクテイ
ブ・マトリクス液晶表示装置に用いる信号と同様
の信号を用いた。この表示装置に中間調を含むテ
レビ画面を出した場合、ほぼ忠実に階調を表現
し、高コントラストであり、又、画面内でコント
ラスト斑は生じなかつた。更に、ａ−Si又はｐ−
SiのTFTを用いたものに比べて歩留まりの向上
も著しかつた。本実施例によるパネルは駆動回路
を積層している為、端子の数が1040本から、クロ
ツク信号、垂直同期信号、水平同期信号、ビデオ
信号、電源（２電源）、アースの７本と著しく減
少し、端子の接続工程が著しく簡略になつた。本
パネルは小型であるので、ビデオカメラ等のビユ
ーフアインダに適する。また後で述べる投射型デ
イスプレイに応用することにより１ｍ×１ｍ角の
良好な投射画面を得た。中間調表示も良好であつ
た。

本発明によるアクテイブ・マトリクス液晶表示
装置の第２の実施例は、画素ピツチを0.2mmとし
た以外は、第１の実施例と同様に試作した。本パ
ネルは直視においても良好なコントラスト、階調
性、視野角を有した。

第９図は本発明アクテイブ・マトリクス液晶表
示装置の第３の実施例を説明するための素子基板
の模式的平面図である。この実施例は、コントロ
ール回路３２とテレビ信号処理回路３３とを、画
素電極５に接続されるMOSトランジスタ１８の
形成、及び走査側駆動回路２２とデータ側駆動回
路２３の形成と同時に、所定の単結晶シリコン領
域に設けた以外は第１の実施例と同様である。こ
れらのコントロール回路とテレビ信号処理回路も
通常のMOS−ICと同じくMOSトランジスタによ
り構成される。テレビ信号処理回路は、アンテナ
端子３４とスピーカ端子３５と接続され、本パネ
ルとわずかの受動素子の外付けにより、テレビが
構成される。本実施例の画素数は400×640画素、
ピツチは0.05mmであり、第１の実施例と同じくビ
ユーフアイダや投射側デイスプレイとして良好な
特性を示した。本実施例によるアクテイブ・マト
リクス液晶表示装置は、通常のテレビだけではな
く、パーソナル・コンピユータ、ワープロ、情報
端末等のデイスプレイとして用いることができ
る。

次に本発明AM−LCDの応用例についても述べ
る。上記の実施例で述べたものは、直視型のデイ
スプレイとしても、次のような投射型デイスプレ
イとしても用いられる。直視型に対し、１ｍ×１
ｍ角程度の超大画面の表示としては、液晶パネル
にキセノンランプ等からの強い光を照射してそれ
を投影する投射型デイスプレイが適する。従来の
レーザ熱書き込みの液晶パネルを用いた投射型デ
イスプレイの液晶パネルを本発明の液晶パネルと
置き換えることにより、レーザ及びその駆動回路
関係が必要なくなるので、小型の投射型デイスプ
レイが実現できる。投射光学系は従来のものを用
いることができる。例えば、液晶パネルとして、
400×640画素、ピツチ0.05mmの本発明のAM−
LCDを用いれば、液晶パネルが著しく小型にな
る為、著しく小型の投射光学系が実現出来る。
又、投射系には、通常のオーバー・ヘツド・プロ
ジエクタ（いわゆるOHP）も用いることができ
る。

以上の説明は全てモノクロの画面であつたが、
通常おこなわれているように、対向基板上に各画
素に対応して、RGB各ドツトのカラーフイルタ
を形成することにより、容易に、カラー画面が直
視型、投射型ともに、得られる。また、投射型の
場合は、本発明によるAM−LCDを３枚もちい、
各々にRGB3枚のうちの１枚を組み合わせて、そ
れらを合成してカラー画面を得ることも可能であ
る。

（発明の効果）以上説明したように、従来は透明基板上にｓ−
Siはｐ−Siを形成してその上にTFTを形成する
ので、特性が悪く、走査本数500本位がスタテイ
ツク駆動と同等になる限界であつたが、本発明に
よれば、透明基板上に、ａ−Siに形成したMOS
を移すことができるので、良好な特性が得られ、
2000本走査も可能となり、また製造歩留まりの向
上も著しい。更に、本発明によれば、特に、直射
日光下、及び、投射光学系中等のような、強度の
光照射のもとでも安定に動作するアクテイブ・マ
トリクス液晶表示装置が得られる。

本発明によるAM−LCDを多数枚組み合わせれ
ば大面積化が可能で、周辺駆動回路を各画素のア
クテイブ素子と同一基板上に製作することによ
り、端子数の大幅減少ができ、また投射型に応用
することにより、超小型の投射型デイスプレイも
得られる。更に、コントロール回路、信号処理回
路をも同一基板上に製作することにより、少数の
外付け受動部品のみでテレビ装置または情報端末
装置を構成出来る。

【図面の簡単な説明】

第１図は、本発明のアクテイブ・マトリクス液
晶表示装置の第１の実施例の液晶駆動回路のトラ
ンジスタ部分の断面図であり、第２図は本発明の
第１の実施例の画素部分の断面図である。第３図
は、この実施例における素子基板の模式的平面図
である。第４図と第５図は各々走査側駆動回路と
データ側駆動回路の代表的な概念的回路図であ
る。第６図〜第８図は、本発明のアクテイブ・マ
トリクス液晶表示装置の製造方法を説明する為工
程順に配置した素子基板の主要部の断面図であ
り、第９図は本発明アクテイブ・マトリクス液晶
表示装置の第３の実施例を説明するための素子基
板の模式的平面図である。１……保持基板、２……接着層、３……単結晶
シリコン、４……絶縁体、５……画素電極、６…
…ドレイン電極、７……ゲート電極、８……ソー
ス電極、９……ゲート絶縁膜、１０……ドレイン
領域、１１……ソース領域、１２……層間絶縁
膜、１３……液晶層、１４……対向電極、１５…
…対向基板、１６……単結晶シリコン基板、１７
……コンタクト穴、１８……MOSトランジスタ、
１９……マトリクス端子、２０……走査信号電
極、２１……データ信号電極、２２……走査側駆
動回路、２３……データ側駆動回路、２４……光
遮蔽層、２５ａ，２５ｂ……ドライバ、２６……
垂直同期信号、２７……走査信号、２８……サン
プルホールド回路、２９……ビデオ信号、３０…
…水平同期信号、３１……データ信号、３２……
コントロール回路、３３……テレビ信号処理回
路、３４……アンテナ端子、３５……テレビ信号
処理回路、３６……シフトレジスタ、３７……接
続電極、３８……素子基板。

Claims

【特許請求の範囲】

１データ信号電極と走査信号電極とで定まる位
置にアクテイブ素子を設けた素子基板と対向電極
を有する対向基板とが液晶を介して互いに対向し
て配置されてなるアクテイブ・マトリクス液晶表
示装置において、前記素子基板は互いに隣接する
単結晶シリコン領域と透明なシリコン系絶縁体領
域とからなるデバイス層が保持基板に接着されて
なり、前記単結晶領域の前記保持基板側にアクテ
イブ素子および走査側駆動回路とデータ側駆動回
路とが形成され、前記単結晶領域の前記保持基板
と反対側に光遮蔽層が形成され、前記透明なシリ
コン系絶縁体領域の前記保持基板と反対側に画素
電極が形成され、前記画素電極は前記透明なシリ
コン系絶縁体領域に設けられたコンタクト穴を通
して前記アクテイブ素子に接続されていることを
特徴とするアクテイブ・マトリクス液晶表示装
置。