JPH0568148B2 - - Google Patents

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、画像をたとえばCCD撮像素子など
の、複数個の光電変換エレメントを配列した光電
変換素子で読み取り、読取り信号を、たとえば像
あり（黒：たとえば低レベル０）、像なし（白：
たとえば高レベル１）を示す２値信号（２値画信
号）に変換する画像読取処理装置に関し、特に、
光電変換素子の読取幅内（ライン内）における読
取レベル変動に原因する２値化の乱れ補正に関す
る。

〔従来技術〕

従来のこの種の画像読取処理装置の１つの、主
に機械系の構成を第１図に示し、電気系の構成を
第２図に示す。この例では、原稿１が右手から左
手に送られる。原稿１には光源２から光が照射さ
れ、原稿１表面での反射光が結像光学系３を介し
て光電変換素子４に投影される。光電変換素子４
は、たとえばマトリクス構造を有する電荷畜積型
のアモルフアスシリコン（ａ−Si）センサーであ
る。共通側電極及び個別側電極を順次走査するこ
とにより画信号を読み取る。

光電変換素子４の読取信号は増幅器６で増幅さ
れてサンプルホールド回路７に、画素クロツクに
同期してホールドされる。ホールドされた信号は
比較器８で参照電圧Vs（しきい値）と比較されて
２値化される。

この種の、光電変換エレメントを集積配列した
光電変換素子を用いる画像読取処理装置では、暗
状態（素子４に光をあてない状態）での出力信号
（素子４の出力）のむら（画素当りの信号レベル
差）が、画像読取信号レベルに対して非常に大き
い。また、光源２の長手方向の照度むら、ならび
に、光電変換エレメントの感度むらがある。その
結果、たとえば光電変換素子４のエレメント配列
方向の画像濃度が一定であつても、読取り出力レ
ベルが異なり、２値化画信号が黒（０）、白(1)に
ばらつき、２値化画信号が正確に画像に対応しな
い。例えば、全黒を読んだ光電変換素子４出力が
第３ａ図に示すようであつたとし、全白を読んだ
光電変換素子４出力が第４ａ図に示すようであつ
たとする。このような場合、ある一定のスレツシ
ユレベルVs（しきい値）と比較して２値化を行な
うと、第３ｂ図に示すように、全黒を読んだとき
でも白を示す２値信号が現われたり、第４ｂ図に
示すように、全白を読んだときでも黒を示す２値
信号が現われたりする。仮にこのような、明確に
誤つた２値信号が現われなくても、光電変換素子
４のエレメント配列方向でスレツシユレベルVs
に対する読取信号レベルのマージンが異なり、ホ
トダイオード配列方向で黒、白と２値化する画像
濃度が異なり、再現画像が乱れたものになる。

そこで従来においては、たとえば特開昭57−
61377号公報で、全白を光電変換素子で読んだと
きのその出力をデジタル変換して記憶装置に記憶
し、２値化処理時には、記憶装置のデータを読み
出してアナログ変換し、アナログ信号をしきい値
として光電変換素子の読取信号を２値化すること
が提案されている。これは、全白を読んでいると
きの光電変換素子出力に応じて、２値化時にしき
い値をシフトするものである。これによれば、光
源の照度むらや、一部はホトダイオードなどの光
電変換エレメントの感度むらによる２値化エラー
が防止される。

〔発明が解決しようとする課題〕

しかし、２値化エラーには、光電変換素子への
光を完全に遮断した暗時の光電変換エレメントの
出力信号レベルや、全黒時の出力信号レベルむら
も関与し、暗特性や黒感度特性に応じて２値化補
正を行なうのが好ましい。

特開昭58−57861号公報には、標準の白を読ん
だ読取信号を第１メモリに書込み、標準の黒を読
んだ読取信号を第２メモリに書込み、処理対象画
像の読取りのときに、画像読取の画素クロツクに
同期して、第１メモリから標準白読取信号を、ま
た第２メモリから標準黒読取信号を読み出し、こ
れら読出した信号より画素位置対応のしきい値を
算出して、処理対象画像の読取信号をこのしきい
値に基づいて２値化する２値化方式が提示されて
いる。これによれば、光電変換素子の暗特性や黒
感度特性に応じても２値化補正が行なわれ、２値
化信号の画像再現特性が良い。

しかし、標準白読取信号の記憶と標準黒読取信
号の記憶に別個のメモリを使用するので、装置が
複雑化すると共にコストがかかつてしまう。のみ
ならず、処理対象原稿の読取り＆２値化処理時
に、別個のメモリから読出した画像信号に基づい
てしきい値を算出しなければならず、この算出は
画素クロツク１周期内に完了しなければならない
ので、例えばフアクシミリ装置に応用し読取情報
を即時送信（メモリに一旦蓄積しない）する場合
などには、しきい値の算出が読み取りに追いつか
ず、読み取り速度を下げなければならなくなるな
ど、通信時間の短縮に問題を生ずる。ライン毎に
同一のしきい値が算出されるにもかかわらず、各
ラインで各画素毎に繰返ししきい値を算出する演
算は無駄である。

本発明は、光電変換素子の暗特性や黒感度特性
に応じても２値化補正を行ない、かつ、画像読取
および２値化処理に要する時間を短縮することを
目的とする。

〔課題を解決するための手段〕

本発明の画像読取処理装置は、複数個の光電変
換エレメントを配列した光電変換素子４に画像を
投影し、該光電変換素子４の読取画像情報をしき
い値と比較して情報ありなしを示す２値画像像信
号を得る画像読取処理装置において； ラインクロツクによりアドレスが初期化され、
データの読み出しおよび書き込みが画素クロツク
に同期して前記アドレスを更新しつつ行われる記
憶手段１２；前記光電変換素子によつて標準の白
を読んだ読取画像情報に０＜ｘ＜１なるｘを乗ず
る第１の乗算手段１７；前記記憶手段１２に前記
第１の乗算手段１７による第１の乗算結果を書込
む手段１１，１５；前記光電変換素子４によつて
標準の黒を読んだ読取画像情報に１−ｘを乗ずる
第２の乗算手段１８；下記読み・書き手段１２〜
１５により読み出された前記第１の乗算結果と、
前記第２の乗算手段１８による第２の乗算結果と
を加算する加算手段１４；前記光電変換素子４に
よる標準の黒の読み取りのとき、前記記憶手段１
２より前記第１の乗算結果を読み出しかつ前記加
算手段１４によつて加算された加算値を前記第１
の乗算結果を読み出したアドレスに書込む読み・
書き手段１２〜１５；２値化処理時に前記記憶手
段４より前記加算値を読み出す手段１５；およ
び、前記読み出された加算値をしきい値として光
電変換素子４の読取画像情報を２値化する比較手
段８；を備えることを特徴とする。

なお、カツコ内の記号は、図面に示し後述する
実施例の対応要素を示す。

〔作用〕

これによれば、第３ａ図に示す黒読取り信号レ
ベルVdと第４ａ図に示す白読取り信号レベルVp
との間の値が２値化のしきい値（スレツシヨール
ドレベル）Vsとなる。たとえばｘ＝0.5とする
と、しきい値Vsが、第７図に示すようにVdと
Vpの中央に位置する。単純に白読取り信号レベ
ルVpに比例した値にしきい値Vsを定めた場合に
は、Vsに対するVdとVpの比が、光電変換エレ
メント配列方向でばらつくことがあり、これによ
り同一濃度の画像でも、光電変換エレメント配列
方向で、黒と読んだり、白と読んだりすることも
あり得るが、本発明によれば、Vpに対するVdと
Vpの比が、光電変換エレメント配列方向で一定
であるので、２値化のばらつきが皆無となる。

加えて、光電変換素子４による標準の黒の読み
取りのとき、読み・書き手段１２〜１５が、ライ
ンクロツクによりアドレスを初期化し画素クロツ
クに同期して該アドレスを更新しつつ記憶手段１
２より標準の白を読んだ読取画像情報を読み出
し、かつ、加算手段１４が、記憶手段１２より読
み出された標準の白を読んだ読取画像情報に０＜
ｘ＜１なるｘを乗じた値と、標準の黒を読んだ光
電変換素子４の読取画像情報に（１−ｘ）を乗じ
た値とを加算し、更に読み・書き手段１２〜１５
が、加算手段１４の加算値を、記憶手段１２の、
情報を読み出したアドレスに書込むので、読取対
象原稿の読取りのときには、記憶手段１２に、第
７図に一点鎖線で示す加算値（しきい値）が書込
まれている。しかして２値化処理時には、ライン
クロツクによりアドレスを初期化し画素クロツク
に同期して該アドレスを更新しつつ記憶手段１２
より加算値が読み出され、比較手段８が、読み出
された加算値をしきい値として光電変換素子４の
読取画像情報を２値化するので、１組の記憶手段
で済み装置が簡単化しコストが低減すると共に、
２値化処理時にしきい値の算出が無いので、画像
読取および２値化処理を高速化することができ
る。

本発明の他の目的および特徴は、図面を参照し
た以下の実施例の説明より明らかになろう。

〔実施例〕

第５図に本発明に一実施例を示す。第５図にお
いて、光電変換素子４、駆動回路５、増幅器６お
よびサンプルホールド回路７は、従来と同じもの
である。

サンプルホールド回路７で、１画素分の画像信
号読出しの間画像信号レベルがホールドされ、切
換スイツチ９を介して、比較器８又は選択スイツ
チ１０に与えられる。補正回路１６およびＤ／Ａ
コンバータ１３が本発明の実施のために備わつて
いる。

補正回路１６は、選択スイツチ１０、係数ｘお
よび（１−ｘ）乗算用の演算増幅器１７および１
８、Ａ／Ｄコンバータ１１、メモリ１２、加算器
１４およびマイクロプロセツサ１５で構成されて
いる。メモリ１２の読出しデータはＤ／Ａコンバ
ータ１３に与えられる。Ｄ／Ａコンバータ１３の
アナログ出力は、しきい値信号Vsとして比較器
８に与えられ、また演算増幅器で構成された加算
器１４に与えられる。加算器１４は、演算増幅器
１８の出力にＤ／Ａコンバータ１３の出力を加算
した信号をＡ／Ｄコンバータ１１に与える。な
お、図示を省略したが、Ａ／Ｄコンバータ１１の
入力端には、演算増幅器１７の出力と加算器１４
の出力とを選択的にＡ／Ｄコンバータ１１に与え
るための切換手段が接続されている。

次に、第６ａ図および第６ｂ図に示すフローチ
ヤートを参照してマイクロプロセツサ１５の制御
動作を説明する。

電源が投入されるとマイクロプロセツサ１５
は、内部レジスタ、フラグ、カウンタ、タイマー
等を初期状態にセツトし、入出力ポートを待機状
態にセツトする初期化を実行する。次に入力ポー
トの状態を読取る。

オペレータが読み取るべき原稿を第１図の読み
取り装置にセツトし、スタート信号を入力する
と、スイツチ９は接点ｂに接し、スイツチ１０は
接点ｃに接する。そして、標準白原稿の読み取り
として、白色の原稿押え板を読み取る。プロセツ
サ１５に標準白読取指示信号が与えられ、原稿読
取が開始され、プロセツサ１５に読取指示信号
（読取が必要な区間の間継続する）が与えられる。
プロセツト１５は、標準白読取指示信号を到来す
ると読取指示信号の到来を待ち、それが到来する
と、ラインクロツクの到来を待つ。ラインクロツ
クが到来すると、メモリ１２の書込みアドレスを
初期化し、書込みアドレスデータをメモリ１２に
出力セツトし、メモリ１２に書込みを出力セツト
し画素クロツクの到来を待つ。その後は、画素ク
ロツクが到来する毎に、書込みアドレスデータを
１インクレメントした値に更新してメモリ１２に
更新出力セツトする。そしてラインクロツクがあ
るとアドレスデータを初期化し、画素クロツクが
到来するとアドレスデータを１インクレメントす
る。これを繰り返している内に読取指示信号がな
くなると、初期化の次の入力読取りに戻る。

スイツチ９が接点ｂに接で、スイツチ１０が接
点ｃに接であるので、光電変換素子４の読取り信
号は演算増幅器１７に与えられて、それにｘを乗
じた値を示すアナログ信号xVpがＡ／Ｄコンバー
タ１１に与えられる。Ａ／Ｄコンバータ１１は、
変換速度を速くするために、並列出力形のものと
されており、このＡ／Ｄコンバータ１１は、入力
アナログ信号レベルを示すデジタルデータを常時
出力している。したがつて、上述のプロセツサ動
作により、画素クロツクに同期して光電変換素子
４の読取り信号レベルを示すデジタルデータがメ
モリ１２に書き込まれる。この書込みは１ライン
分行なわれる。

次にスイツチ１０は接点ｅに接続され、光源を
消灯した状態で原稿押え板を読み取ることによ
り、標準黒原稿の読み取りが行なわれる。プロセ
ツサ１５に標準黒読取指示信号が与えられ、原稿
読取が開始され、プロセツサ１５に読取指示信号
（読取が必要な区間の間継続する）が与えられる。
プロセツサ１５は、標準黒読取指示信号が到来す
ると読取指示信号の到来を待ち、それが到来する
と、ラインクロツクの到来を待つ。ラインクロツ
クが到来すると、メモリ１２の読み書きアドレス
を初期化し、読み書きアドレスデータをメモリ１
２に出力セツトし、メモリ１２に読出しを出力セ
ツトし画素クロツクの到来を待つ。その後は、画
素クロツクが到来する毎に、アドレスデータを１
インクレメントした値に更新してメモリ１２に更
新出力セツトし、メモリ１２にまず読出しを指示
し、次に書込みを指示する。読出しを指示したと
きに、そのときのアドレスのデータxVpがメモリ
１２よりＤ／Ａコンバータ１３に与えられ、アナ
ログ変換されて加算器１４に与えられる。加算器
１４には、もう１つの入力として光電変換素子４
の読取り信号Vdに（１−ｘ）を乗じた信号が与
えられており、これにより加算器１４が xVp＋（１−ｘ）Vd を示す信号をＡ／Ｄコンバータ１１に与える。し
たがつて、プロセツサ１５が読出し指示から書込
み指示にメモリ１２への指示を変えたときに、
xVp＋（１−ｘ）Vdを示すデジタルデータがメモ
リ１２に更新メモリされる。

１ライン分のこの処理を終えると、読取指示信
号がなくなり、初期化の次の入力読取りに戻る。

以上の動作により、メモリ１２には、標準白読
取信号Vpにｘを乗じた値xVpと標準黒（黒原稿
又は光投影なし）読取信号Vdに（１−ｘ）を乗
じた値Vd（１−ｘ）との和 xVp＋Vd（１−ｘ） を示すデジタルデータがメモリされていることに
なる。なお、０＜ｘ＜１であるので、 xVp＋Vd（１−ｘ） はVpとVdの間に位置する。

ここで、スイツチ９は接点ａに、スイツチ１０
は接点ｄに接続され、原稿の搬送が始まり、原稿
の読み取りが行なわれる。マイクロプロセツサ１
５に、２値化処理指示信号が与えられ、読取が開
始されると読取指示信号が与えられる。

プロセツサ１５は、２値化処理指示信号が到来
すると読取指示信号の到来を待ち、それが到来す
ると、ラインクロツクの到来を待つ。ラインクロ
ツクが到来すると、メモリ１２の読出しアドレス
を初期化し、読出しアドレスデータをメモリ１２
に出力セツトし、メモリ１２の読出しを出力セツ
トし画素クロツクの到来を待つ。その後は、画素
クロツクが到来する毎に、読出しアドレスデータ
を１インクレメントした値に更新じてメモリ１２
に更新出力セツトする。そしてラインクロツクが
あるとアドレスデータを初期化し、画素クロツク
が到来するとアドレスデータを１インクレメント
する。これを繰り返している内に読取指示信号が
なくなると、初期化の次の入力読取りに戻る。

この処理では、スイツチ９が接点ａに接で、ス
イツチ１０が接点ｄに接であるので、光電変換素
子４の読取り信号は比較器８に与えられる。一
方、メモリ１２のデータxVp＋（１−ｘ）Vdがし
きい値信号Vsとして比較器８に与えられる。比
較器８は、光電変換素子４の読取り信号のレベル
がしきい値信号Vsのレベル以上であると白を示
す高レベル１を、また、光電変換素子４の読取り
信号のレベルがしきい値信号Vsのレベル未満で
あると黒を示す高レベル０を出力する。

以上にようにこの実施例では、しきい値信号
Vsが第７図に示すように、光電変換エレメント
の位置にかかわりなく標準白読取信号Vpと標準
黒読取信号Vdの中間に位置し、しかもVpに対し
ても、またVdに対しても一定の比となるので、
きわめて正確な２値化処理が行なわれる。ｘ値を
調整することにより、２値化の濃度を調整し得
る。

なお、上記実施例では、マイクロプロセツサ１
５でメモリ１２に読み・書きを指示し、かつそれ
に読み・書きアドレスデータを与えるようにして
いるが、アドレスカウンタを備えて、あるいはメ
モリ１２をアドレスカウントを備えるものとし
て、それにクリア信号としてラインクロツクを与
え、カウントクロツクとして画素クロツクを与え
て、メモリの読み・書き指示のみをマイクロプロ
セツサ１５が行なうようにしてもよいし、マイク
ロプロセツサ１５を省略して、切換スイツチ９が
接触ｂに接触しかつ選択スイツチ１０が接点ｃに
接触しているときにメモリ１２に書込み指示を与
え、スイツチ１０が接触ｅに接触しているときあ
るいはスイツチ９が接点ａに接触しているときに
はメモリ１２に読出し指示を与えるようにしても
よい。

更には、画素クロツク周期が長いときには、ス
イツチ１０、演算増幅器１７，１８、加算器１４
等を省略して、マイクロプロセツサで係数ｘ，
（１−ｘ）の乗算および加算等を行なうようにし
てもよい。

〔効果〕

以上に説明したように、本発明によれば、光電
変換素子の各変換エレメントの特性のばらつき、
特に全黒読取時あるいは光照射なしの暗状態での
特性のばらつきによる２値化エラーが防止され、
画像の濃度分布に正確に対応した２値信号を得る
ことができる。しきい値算出ならびに保持が１組
の記憶手段で済むので、装置が簡単化しコストが
低減する。処理対象原稿の画像読取＆２値化処理
時にしきい値の算出が無いので、画像読取および
２値化処理を高速化することができる。

【図面の簡単な説明】

第１図は従来の画像読取装置の、主に機械構造
部を示す斜視図、第２図は信号処理電気回路部を
示すブロツク図である。第３ａ図は全黒標準原稿
を読んで得られた読取信号を示すグラフ、第３ｂ
図は第２図に示す電気回路で該読取信号を２値化
して得られる信号を示すタイムチヤートである。
第４ａ図は全白標準原稿を読んで得られた読取信
号を示すグラフ、第４ｂ図は第２図に示す電気回
路で該読取信号を２値化して得られる信号を示す
タイムチヤートである。第５図は本発明の一実施
例の主要部を示すブロツク図、第６ａ図および第
６ｂ図は、第５図に示すマイクロプロセツサ１５
の制御動作を示すフローチヤート、第７図は該実
施例でのしきい値信号Vsと標準白読取信号Vpお
よび標準黒読取信号Vdとの相関を示すグラフで
ある。 １：原稿、２：光源、３：光学系、４：光電変
換素子、６：増幅器、７：サンプルホールド回
路、８：比較器、９：切換スイツチ、１０：選択
スイツチ、１１：Ａ／Ｄコンバータ、１２：メモ
リ（記憶手段）、１３：Ｄ／Ａコンバータ、１
５：マイクロプロセツサ、１６：補正回路、１
７，１８：演算増幅器。

Claims (1)

1. 【特許請求の範囲】 １ 複数個の光電変換エレメントを配列した光電
   変換素子に画像を投影し、該光電変換素子の読取
   画像情報をしきい値と比較して情報ありなしを示
   す２値画像信号を得る画像読取処理装置におい
   て； ラインクロツクによりアドレスが初期化され、
   データの読み出しおよび書き込みが画素クロツク
   に同期して前記アドレスを更新しつつ行われる記
   憶手段； 前記光電変換素子によつて標準の白を読んだ読
   取画像情報に０＜ｘ＜１なるｘを乗ずる第１の乗
   算手段； 前記記憶手段に前記第１の乗算手段による第１
   の乗算結果を書込む手段； 前記光電変換素子によつて標準の黒を読んだ読
   取画像情報に１−ｘを乗ずる第２の乗算手段； 下記読み・書き手段により読み出された前記第
   １の乗算結果と、前記第２の乗算手段による第２
   の乗算結果とを加算する加算手段； 前記光電変換素子による標準の黒の読み取りの
   とき、前記記憶手段より前記第１の乗算結果を読
   み出しかつ前記加算手段によつて加算された加算
   値を前記第１の乗算結果を読み出したアドレスに
   書込む読み・書き手段； ２値化処理時に前記記憶手段より前記加算値を
   読み出す手段；および、 前記読み出された加算値をしきい値として光電
   変換素子の読取画像情報を２値化する比較手段； を備えることを特徴とする画像読取処理装置。