JPS6081976A - 画像読取処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は画像をたとえばＣＣＤ撮像素子などの、複数個
の光電変換エレメントを配列した光電変換素子で読み取
り、読取り信号を、たとえば像あり（黒：たとえば低レ
ベル０）、像なしく白：たとえば高レベル１）を示す２
値化号（２値画信号）に変換する画像読取処理装置に関
し、特に、光電変換素子の読取幅内（ライン内）におけ
る読取レベル変動に原因する２値化の乱れ補正に関する
。

〔従来技術〕

従来のこの種の画像読取処理装置の１つの、主に機械系
の構成を第１図に示し、電気系の構成を第２図に示す。

この例では、原稿１が右手から左手に送られる。原稿１
には光源２から光が照射され、原稿１表面での反射光が
結像光学系３を介して光電変換素子４に投影される。

光電変換素子４は、たとえば電荷蓄積形のＣＣＤ（チャ
ージ・カップルド・デバイス）撮像装置である。ＣＣＤ
撮像装置では、多数のホトダイオード（光電変換エレメ
ント）が直線上に集積配列されている。その読取り付勢
制御は公知であり、概略で、定周期ラインクロックでホ
トダイオード配列１ラインの読取りの同期がとられ、定
周期画素クロックで１画素（１ホトダイオード）づつの
光検知信号読出しの同期がとられる。

光電変換素子４の読取信号は増幅器６で増幅されてサン
プルホールド回路７に、画素クロックに同期してホール
ドされる。ホールドされた信号は比較器８で参照電圧Ｖ
ｓと比較されて２値化される。

この種の、光電変換エレメントを集積配列した光電変換
素子を用いる画像読取処理装置では、暗状態（素子４に
光をあてない状態）での出力信号（素子４の出力）のむ
ら（画素当りの信号レベル差）が、画像読取信号レベル
に対して非常に大きい。また、光源２の長手方向の照度
むら、ならびに、光電変換エレメントの感度むらがある
。

その結果、たとえば光電変換素子４のエレメント配列方
向の画像濃度が一定であっても、読取り出力レベルが異
なり、２値化画信号が黒（０）、白（１）にばらつき、
２値化画信号が正確に画像に対応しない。例えば、全黒
を読んだ光電変換素子４出力が第３ａ図に示すようであ
ったとし、余白を読んだ光電変換素子４出力が第４ａ図
に示すようであったとする。このような場合、ある一定
のスライスレベルＶｓと比較して２値化を行なうと、第
３ｂ図に示すように、全黒を読んだときでも白を示す２
値化号が現われたり、第４ｂ図に示すように、全白を読
んだときでも黒を示す２値化号が現われたりする。仮に
このような、明確に誤った２値化号が現われなくても、
光電変換素子４のエレメント配列方向でスレッシュレベ
ルＶｓに対する読取信号レベルのマージンが異なり、ホ
トダイオード配列方向で黒、白と２値化する画像濃度が
異なり、再現画像が乱れたものになる。

そこで従来においては、たとえば特開昭５７−６１３７
７号公報で、余白を光電変換素子で読んだときσその出
力をデジタル変換して記憶装置に記憶し、２値化処理時
には、記憶装置のデータを読み出してアナログ変換し、
アナログ信号を参照値として光電変換素子の読取信号を
２値化することが提案されている。

これは、全白を読んでいるときの光電変換素子出力に応
じて、２値化時に参照値をシフトするものである。これ
によれば、光源の照度むらや、一部はホトダイオードな
どの光電変換エレメントの感度むらによる２値化エラー
が防止される。しかし、２値化エラーには、光電変換素
子への光を完全に遮断した暗時の光電変換エレメントの
出力信号レベルや、全黒時の出力信号レベルむらも関与
し、暗時性や黒感度特性に応じて２値化補正を行なうの
が好ましい。

〔目的〕

本発明は暗時性や黒感度特性に応じても２値化補正を行
なうことを目的とする。

〔構成〕 」二記目的を達成するために本発明においては。

標準の黒を読んだ光電変換素子の読取画像情報を記憶手
段にそのままもしくは演算処理した後に光電変換素子の
読取幅分記憶し、２値化処理時に、読み・書き制御手段
で記憶手段を読出しとじ光電変換素子の読取画像情報の
画素区分に対応する画素クロックに同期して記憶手段の
読出しアドレスを更新し、読出し情報を参照情報の少な
くとも一要素として２値化手段で光電変換素子の読取画
像情１に２値化する構成とする。

本発明の好ましい実施例においては、標準の白を読んだ
光電変換素子の読取画像情報に０くｘく１なるＸを乗じ
た値と、標準の黒を読んだ光電変換素子の読取画像情報
に（１−ｘ）を乗じた値とを加算する加算手段を備えて
、記憶手段に加算値を記憶し、２値化手段で記憶手段の
読出し情報を参照情報として光電変換素子の読取画像情
報を２値化する。すなわち、第３ａ図に示す黒読取り信
号レベルＶｄと第４ａ図に示す白読取り信号レベルＶｐ
との間の値を２値化の参照レベル（スレッショールドレ
ベル）Ｖｓとし、ＶｄおよびＶＰと参照レベルとの差を
Ｘで定める。たとえばｘ　＝０．５とすると、参照値Ｖ
ｓが、第７図に示すようにＶｄとＶｐの中央に位置する
。

単純に白読取り信号レベルＶｐに比例した値に参照値Ｖ
ｓを定めた場合には、ＶＳに対するＶｄとＶｐの比が、
光電変換エレメント配列方向でばらつくことがあり、こ
れにより同一濃度の画像でも、光電変換エレメント配列
方向で、黒と読んだり、白と読んだりすることもあり得
るが、この実施例によれば、Ｖｐに対するＶｄとＶｐの
比が、光電変換ニレメンｌ−配列方向で一定であるので
、２値化のばらつきが皆無となる。

本発明のもう１つの実施例では、記憶手段は、標準の黒
を読んだ（標準黒原稿の読取りあるいは光源をオフとし
ての読取り）光電変換素子の読取画像情報のみを少なく
とも光電変換素子の読取幅分記憶し、２値化手段を、光
電変換素子の読取画像情報と記憶手段よりの読出し情報
との差を示す情報を得る差動手段および、該差を示す情
報を一定値の参照情報と比較して２値化する比較手段で
構成して、光電変換素子で読んだ信号と、記憶手段の記
憶情報との差をとってから、この差を２値化する。

このようにすると、前記差が、黒読取りのときには第１
０ａ図に示すようにフラットになって、黒を白と読むこ
とはない。また、白読取りのときにも、前記差が第ｔｏ
ｂ図に示すように大略フラグ１−になり、参照レベルＶ
ｓの設定が容易で、白を黒と読まない参照値設定を容易
に行ない得る。

〔実施例〕

第５図に本発明の一実施例を示す。第５図において、光
電変換素子４．駆動回路５．増幅器６およびサンプルホ
ールド回路７は、従来と同じものである。

サンプルホールド回路７で、１画素分の画像信号読出し
の間両像信号レベルがホールドされ、切換スイッチ９を
介して、比較器８又は選択スイッチ１０に与えられる。

補正回路１６およびＤ／Ａコンバータ１３が本発明の実
施のために備わっている。

補正回路１６は、選択スイッチ１０．係数Ｘおよび（１
−ｘ）乗算用の演算増幅器１７および１８゜Ａ／Ｄコン
バータ１１．メモリ１２．加算器１４およびマイクロプ
ロセッサ１５で構成されている。

メモリ１２の読出しデータはＤ／Ａコンバータ１３に与
えられる。Ｄ／Ａコンバータ１３のアナログ出力は、参
照信号Ｖｓとして比較器８に与えられ、また演算増幅器
で構成された加算器１４に与えられる。加算器１４は、
演算増幅器１８の出力にＤ／Ａコンバータ１３の出力を
加算した信号をＡ／Ｄコンバータ］１に与える。なお、
図示を省略したが、Δ／Ｄコンバータ１１の入力端には
、演算増幅器１７の出力と加算器１４の出力とを選択的
にＡ／Ｄコンバータ１１に与えるための切換手段が接続
されている。

次に、第６ａ図および第６ｂ図に示すフローチャートを
参照してマイクロプロセッサＩ５の制御動作を説明する
。

電源が投入されるとマイクロプロセッサ１５は、内部レ
ジスタ、フラグ、カウンタ、タイマー等を初期状態にセ
ットし、入出力ポートを時期状態にセットする初期化を
実行する。次に入力ポートの状態を読取る。

オペレータが標準白原稿を第１図に示す如き読取り機構
にセラ１〜し、スイッチ９を接点すに接ににし、かつス
イッチ１０を接点Ｃに接とすると、プロセッサ１５に標
準白読取指示信号が与えられ、原稿読取が開始され、プ
ロセッサ１５に読取指示信号（読取が必要な区間の間継
続する）が与えられる。

プロセッサ１５は、標準白読取指示信号が到来すると読
取指示信号の到来を待ち、それが到来すると、ラインク
ロックの到来を待つ。ラインクロックが到来すると、メ
モリ１２の書込みアドレスを初期化し、書込みアドレス
データをメモリ１２に出力セットし、メモリ１２に書込
みを出力セットし画素クロックの到来を待つ。その後は
、画素クロックが到来する毎に、書込みアドレスデータ
を１インクレメントした値に更新してメモリ１２に更新
出力セットする。そしてラインクロックがあるとアドレ
スデータを初期化し、画素クロックが到来するとアドレ
スデータを１インクレメントする。これを繰り返してい
る内に読取指示信号がなくなると、初期化の次の入力読
取りに戻る。

スイッチ９が接点すに接で、スイッチ１０が接点Ｃに接
であるので、光電変換素子４の読取り信号は演算増幅器
１７に与えられて、それにＸを乗じた値を示すアナログ
信号ｘＶｐがＡ／Ｄコンバータ１１に与えられる。Ａ／
Ｄコンバータ１１は、変換速度を速くするために、並列
出力形のものとされており、このＡ／Ｄコンバータ１１
は、入力アナログ信号レベルを示すデジタルデータを常
時出力している。したがって、上述のプロセッサ動作に
より、画素クロックに同期して光電変換素子４の読取り
信号レベルを示すデジタルデータがメモリ１２に書込ま
れる。この書込みは１ライン分行なわれる。

オペレータがスイッチ１ｏを接点ｅに接続して読取指示
をセットすると（あるいはｍ準黒原稿を第１図に示す読
取機構にセットしてスイッチ９を接点ｂ＆、、、スイッ
チ１ｏを接点ｅに接続すると）、プロセッサ１５に標準
黒読取指示信号が与えられ、原稿読取が開始され、プロ
セッサ１５に読取指示信号（読取が必要な区間の間継続
する）が与えられる。

プロセッサ１５は、標準黒読取指示信号が到来すると読
取指示信号の到来を待ち、それが到来すると、ラインク
ロックの到来を待つ。ラインクロックが到来すると、メ
モリ１２の読み書きアドレスを初期化し、読み書きアド
レスデータをメモリ１２に出力セットし、メモリ１２に
読出しを出力セットし画素クロックの到来を待つ。その
後は、画素クロックが到来する毎に、アドレスデータを
１インクレメントした値に更新してメモリ１２に更新出
力セットし、メモリ１２にまず読出しを指示し、次に書
込みを指示する。読出しを指示したときに、そのときの
アドレスのデータｘＶｐがメモリ１２よりＤ／Ａコンバ
ータ１３に与えられ、アナログ変換されて加算器１４に
与えられる。加算器１４には、もう１つの入力として光
電変換素子４の読取り信号Ｖｄに（１−ｘ）を乗じた信
号が与えられており、これにより加算器１４がｘＶｐ十
（１−ｘ）Ｖｄを示す信号をＡ／Ｄコンバータ１１に与
える。したがって、プロセッサ１５が読出し指示から書
込み指示にメモリ１２への指示を変えたときに、ｘＶｐ
＋（１−ｘ）Ｖｄを示すデジタルデータがメモリ１２に
更新メモリされる。

その後ラインクロックがあるとアドレスデータを初期化
し、画素クロックが到来するとアドレスデータを１イン
クレメントして」二連の、メモリ１２への読出し指示お
よび書込み指示を行なう。これを繰り返している内に読
取指示信号がなくなると、初期化の次の入力読取りに戻
る。

以上の動作により、メモリ１２には、標準白読取信号Ｖ
ＰにＸを乗じた値ｘＶｐと標準黒（黒原稿又は光投影な
し）読取信号Ｖｄに（］、−ｘ）を乗じた値ｖｄ（１−
ｘ）との和ｘ　Ｖｐ＋　Ｖｄ（’］　−ｘ　）を示すデ
ジタルデータがメモリされていることになる。

なお、０〈Ｘ〈１であるので、ｘ　Ｖｐ＋　Ｖｄ（１−
Ｘ）はＶｐとＶｄの間に位置する。

オペレータが２値化しようとする通常の原稿を読取機構
にセットし、スイッチ９は接点ａに、スイッチ１０は接
点ｄに接続して読取りを指示すると、マイクロプロセッ
サ１５に、２値化処理指示信号が与えられ、読取が開始
されると読取指示信号が与えられる。

プロセッサ１５は、２値化処理指示信号が到来すると読
取指示信号の到来を待ち、それが到来すると、ラインク
ロックの到来を待つ。ラインクロックが到来すると、メ
モリ１２の読出しアドレスを初期化し、読出しアドレス
データをメモリ１２に出力セリトン、メモリ１２に読出
しを出力セラ１−し画素クロックの到来を待つ。その後
は、画素クロックが到来する毎に、読出しアドレスデー
タを１インクレメントした値に更新してメモリ１２に更
新出力セットする。そしてラインクロックがあるとアド
レスデータを初期化し、画素クロックが到来するとアド
レスデータを１インクレメントする。これを縁り返して
いる内に読取指示信号がなくなると、初期化の次の入力
読取りに戻る。

スイッチ９が接点ａに接で、スイッチ１０が接点ｄに接
であるので、光電変換素子４の読取り信号は比較器８に
与えられる。一方、メモリ１２のデー　タｘＶｐ＋、（
１−ｘ）Ｖｄが参照信号Ｖｓとして比較器８に与えられ
る。比較器８は、光電変換素子４の読取り信号のレベル
が参照信号Ｖｓのレベル以上であると白を示す高レベル
１を、また、光電変換素子４の読取り信号のレベルが参
照信号Ｖｓのレベル未満であると黒を示す高レベル０を
出力゛する。

以上のようにこの実施例では、参照信号Ｖｓが第７図に
示すように、光電変換ニレメンｌ−の位置にかかわりな
く標準白読取信号Ｖｐと標準黒読取信号Ｖｄの中間に位
置し、しかもＶｐに対しても、またＶｄに対しても一定
の比となるので、きわめて正確な２値化処理が行なわれ
る。Ｘ値を調整することにより、２値化の濃度を調整し
得る。

なお、上記実施例では、マイクロプロセッサ１５でメモ
リ１２に読み・書きを指示し、かつそれに読み・書きア
ドレスデータを与えるようにしているが、アドレスカウ
ンタを備えて、あるいはメモリ１２をアドレスカウンタ
を備えるものとして、それにクリア信号としてラインク
ロックを与え、カウントクロックとして画素クロックを
与えて、メモリの読み・書き指示のみをマイクロプロセ
ッサ１５が行なうようにしてもよいし、マイクロプロセ
ッサ１５を省略して、切換スイッチ９が接触すに接触し
かつ選択スイッチ１０が接点Ｃに接触しているときにメ
モリ１２に書込み指示を与え、スイッチ１０が接触ｅに
接触しているときあるいはスイッチ９が接点ａに接触し
ているときにはメ干り１２に読出し指示を与えるように
してもよい。

更には、画素クロック周期が長いときには、スイッチ１
０．演算増幅器１７．１８．加算器１４等を省略して、
マイクロプロセッサで係数Ｘ。

（１−ｘ）の乗算および加算等を行なうようにしてもよ
い。

第８図に本発明のもう１つの実施例を示す。この実施例
は、標準黒読取信号（標準黒原稿の光照射読取信号又は
光源付勢なしの読取信号）のみをメモリ１２にデジタル
変換して書込み、２値化処理時には、光電変換素子４の
読取り信号を差動増幅器１９に与える一方、メモリ１２
の読出し信号をＤ／Ａコンバータ１３でアナログ変換し
て差動増幅器１９に与えて、両者の差を示すアナログ信
号Ｖｄｆを比較器８で、固定参照値Ｖｓと比較して２値
化するようにしている。

第８図に示すマイクロプロセッサ１５の制御動作を、第
９図に示すフローチャートを参照して説明する。

オペレータがスイッチ９を接点すに接続して読取指示を
セットすると（あるいは標準黒原稿を読取機構にセット
してスイッチ９を接点すに接とすると）、プロセッサ１
５に標準黒読取指示信号が与えられ、原稿読取が開始さ
れ、プロセッサ１５に読取指示信号（読取が必要な区間
の間継続する）が与えられる。

プロセッサ１５は、標準黒読取指示信号が到来すると読
取指示信号の到来を待ち、それが到来すると、ラインク
ロックの到来を待つ。ラインクロックが到来すると、メ
モリ１２の書込みアドレスを初期化し、書込みアドレス
データをメモリ１２に出力セットし、メモリ１２に魯込
みを出力セットし、画素クロックの到来を待つ。その後
は、画素クロックが到来する毎に、アドレスデータを１
インクレメントした値に更新してメモリ１２に更新出力
セットする。そしてラインクロックがあるとアドレスデ
ータを初期化し、画素クロック到来するとアドレスデー
タを１インクレメン１へする。これを繰り返している内
に読取指示信号がなくなると、初期化の次の入力読取に
戻る。

スイッチ９が接点すに接であるので、光電変換素子４の
読取信号はＡ／Ｄコンバータ１１に与えられて、デジタ
ルデータに変換されてメモリ１２に書込まれる。この書
込みは１ライン分行なわれる。

以」二により、メモリ１２には、標準黒読取データＶｄ
が書込まれることになる。

オペレータが２値化しようとする通常の原稿を読取機構
にセットし、スイッチ９は接点ａに接続して読取りを指
示すると、マイクロプロセッサ１５に、２値化処理指示
信号が与えられ、読取が開始されると読取指示信号が与
えられる。

プロセッサ１５は、２値化処理指示信号が到来すると読
取指示信号の到来を待ち、それが到来すると、ラインク
ロックの到来を待つ。ラインクロックが到来すると、メ
モリ１２の読出しアドレスを初期化し、読出しアドレス
データをメモリ１２に出力セットし、メモリ１２に読出
しを出力セットし、画素クロックの到来を待つ。その徐
は、画素クロックが到来する毎に、読出しアドレスデー
タを１インク１ノメントした値に更新してメモリＩ２に
更新出力セットする。そしてラインクロックがあるとア
ドレスデータを初期化し、画素クロックが到来するとア
ドレスデータを１インクレメントする。これを繰り返し
ている内に読取指示信号がなくなると、初１ｍ化の次の
入力読取りに戻る。

スイッチ９が接点ａに接であるので、光電変換素子４の
読取り信号は差動増幅器１９に与えられる。

一方、メモリ１２の読出しデータＶｄがアナログ変換さ
れて差動増幅器１９に与えられるので、差動増幅器１９
の出力Ｖｄｆは、光電変換素子４の読取信号レベルより
、標準白読取信号レベルＶｄを減算した値、つまり、時
特性を補正した値を示す。

したがって、原稿が標準黒原稿のときには、Ｖｄｆは第
１０’ａ図に示すように定レベルとなり、また原稿が標
準白原稿のときには、Ｖｄｆは第１０ｂ図に示すように
、略定レベルとなる。

この差信号Ｖｃｌｆが比較器８に与えられて、定レベル
の参照信号Ｖｓと比較されて２値化される。つまりこの
実施例では、光電変換素子４の読取信号のレベルより、
暗時又は標準黒読取時の読取信号のレベルを補正減算し
た値Ｖｄｆが固定参照値Ｖｓと比較されて２値化される
。したがって、２値化前段で読取信号の、光電変換エレ
メント毎のばらつきが補正されており、固定参照値Ｖｓ
との比較による２値化でも正確な２値化が行なわれ、参
照値ｖ５の設定も容易である。

なお、この実施例でも、マイクロプロセッサ１５をアド
レスカウンタに代えてもよく、またメモリ１２にアドレ
スカウンタを備えてもよい。

〔効果〕

以上に説明したように、本発明によれば、光電変換素子
の各変換ニレメン１−の特性のばらつき。

特に全黒読取時あるいは光照射なしの暗状態での特性の
ばらつきによる２値化エラーが防止され、画像の濃度分
布に正確に対応した２値化号を得ることができる。

【図面の簡単な説明】

第１図は従来の画像読取装置の、主に機械構造部を示す
斜視図、第２図は信号処理電気回路部を示すブロック図
である。第３ａ図は全黒標準原稿を読んで得られた読取
信号を示すグラフ、第３ｂ図は第２図に示す電気回路で
該読取信号を２値化して得られる信号を示すタイムチャ
ートである。 第４ａ図は全白標準原稿を読んで得られた読取信号を示
すグラフ、第４ｂ図は第２図に示す電気回路で該読取信
号を２値化して得られる信号を示すタイムチャートであ
る。 第５図は本発明の一実施例の主要部を示すブロック図、
第６ａ図および第６ｂ図は、第５図に示すマイクロプロ
セッサ１５の制御動作を示すフローチャート、第７図は
該実施例での参照信号Ｖｓと標準白読取信号Ｖｐおよび
標準白読取信号Ｖｄとの相関を示すグラフである。 第８図は本発明の他の実施例の主要部を示すブロック図
、第９図は第８図に示すマイクロプロセッサ１５の制御
動作を示すフローチャート、第１．Ｏａ図は、標準黒原
稿読取時の、差動増幅器１９の出力と固定参照値Ｖｓと
の相関を示すグラフ、第１０ｂ図は、標準白原稿読取時
の、差動増幅器１９の出力と固定参照値Ｖｓとの相関を
示すグラフある。 ■＝原稿　２：光源 ３：光学系　４：光電変換素子 ６：増幅器　７：サンプルホールド回路８：比較器（比
較手段）　９：切換スイッチｌＯ−選択スイッチ　１１
　：　Ａ／Ｄコンバータ１２：メモリ（記憶手段）１３
：Ｄ／Ａコンバータ１５：マイクロプロセッサ１６：補
正回路１７．１８　：演算増幅器　１９：差動増幅器（
差動手段）手続補正吉（自発） 昭和５８年１１月１８日 特許庁長官　若杉　和犬　殿 １、事件の表示　昭和５８年特許願第１９０３０９号２
、発明の名称　画像読取処理装置 ３、補正をする者 事件との関係　特許出願人 住所　東京都大田区中馬込１丁目３番６号名称　（６７
４）　株式会社　リコー 代表者　浜　１）　広 ４、代理人　〒１０３　電話　０３−８６４−６０５２
住　所　東京都中央区東日本橋２丁目２７番６号５、ｈ
ｔｉ正σ忌」象 （１）明細書第３頁第１５行から第４頁第３行の文章［
光電変換素子４は、たとえば・・・　・・・の同期がと
られる。Ｊを次の文章に訂正する。 ［光電変換素子４は、たとえばマトリクス構造を有する
電荷蓄積型のアモルファスシリコン（ａ−５ｉ）センサ
ーである。共通側電極及び個別側電極を順次走査するこ
とにより画信号を読み取る。」 （２）明細書第１０頁第１８行から第２０行の文章［オ
ペレータが標準・・・　・・・に接とすると、」を次の
文章に訂正する。 「　オペレータが読み取るべき原稿を第１図の読み取り
装置にセラ１−シ、スター１〜信号を入力すると、スイ
ッチ９は接点すに接し、スイッチ１０は接点Ｃに接する
。 そして、標準白原稿の読み取りとして、白色の原稿押え
板を読み取る。」 （３）明細書第１２頁第１２行から第１５行の文章「　
オペレータが・・・　・・・に接続すると）、」を次の
文章に訂正する。 ［次にスイッチ１０は接点ｅに接続され、光源を消灯し
た状態で原稿押え板を読み取ることにより、標準黒原稿
の読み取りが行なわれる。」 （４）明細書第１４頁第１５行から第１８行の文章「　
オペレータが・・・　・・・２値化処理指示」を次の文
章に訂正する。 「　ここで、スイッチ９は接点ａに、スイッチ１０は接
点ｄに接続され、原稿の搬送が始まり、原稿の読み取り
が行なわれる。マイクロプロセッサ１５に、２値化処理
指示」 （５）明細書第１８頁第６行から第９行の文章「　オペ
レータが・・・　・・・標準黒読取指示信号が」を次の
文章に訂正する。 ｒ　オペレータが読み取るべき原稿をセットし、スター
ト信号を入力するとスイッチ９は接点すに接続され、光
源は消灯したままで、標準黒原稿の読み取りが行なわれ
る。プロセッサ１５に標準黒読取指示信号が」（６）明
細書第１９頁第１３行から第１５行の文章［オペレータ
が・・・　・・・マイクロプロセッサ」を次の文章に訂
正する。 「　ここで、スイッチ９は接点ａに接続され、光源は点
灯し、原稿の搬送が始まり、原稿の読み取りが行なわれ
る。マイクロプロセッサ」 以」ニ

Claims (3)

【特許請求の範囲】
1. （１）複数個の光電変換エレメントを配列した光電変換
   素子に画像を投影し、該光電変換素子の読取画像情報を
   参照情報と比較して情報ありなしを示す２値画信号を得
   る画像読取処理装置において；標準の黒を読んだ光電変
   換素子の読取画像情報をそのままもしくは演算処理した
   後に少なくとも光電変換素子の読取幅分記憶する記憶手
   段；記憶手段から読み出した情報を参照情報の少なくと
   も一要素として光電変換素子の読取画像情報を２値化す
   る２値化手段； 記憶手段の読出し、書込みを制御し、２値化処理時に記
   憶手段を読出しとじ光電変換素子の読取画像情報の画素
   区分に対応する画素クロックに同期して記憶手段の読出
   しアドレスを更新する読み・書き制御手段； を備えることを特徴とする画像読取処理装置。
2. （２）標準の白を読んだ光電変換素子の読取画像情報に
   Ｏ＜　ｘ　＜　１なるＸを乗じた値と、標準の黒を読ん
   だ光電変換素子の読取画像情報に（１−ｘ）を乗じた値
   とを加算する加算手段を備え；記憶手段は加算値を記憶
   するものであり；２値化手段は記憶手段の読出し情報を
   参照情報として光電変換素子の読取画像情報を２値化す
   る比較手段である：前記特許請求の範囲第（１）項記載
   の画像読取処理装置。
3. （３）記憶手段は、標準の黒を読んだ光電変換素子の読
   取画像情報のみを少なくとも光電変換素子の読取幅分記
   憶するものであり；２値化手段は、光電変換素子の読取
   画像情報と記憶手段よりの読出し情報との差を示す情報
   を得る差動手段および、該差を示す情報を一定値の参照
   情報と比較して２値化する比較手段で構成した。前記特
   許請求の範囲第（１）項記載の画像読取処理装置。