JPH0568320A - アナログ入力回路の監視装置 - Google Patents
アナログ入力回路の監視装置Info
- Publication number
- JPH0568320A JPH0568320A JP3256022A JP25602291A JPH0568320A JP H0568320 A JPH0568320 A JP H0568320A JP 3256022 A JP3256022 A JP 3256022A JP 25602291 A JP25602291 A JP 25602291A JP H0568320 A JPH0568320 A JP H0568320A
- Authority
- JP
- Japan
- Prior art keywords
- output
- analog
- gate
- condition
- full range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
Abstract
(57)【要約】
【目的】 アナログ入力回路の単一不良時に異常出力に
よる誤判定を出すのを防止する。 【構成】 デジタルデータにもとづきリレー演算処理す
るマイクロプロセッサ２０に、Ｌ要素に関する第１条件
およびＨ要素に関する第２条件の論理積をとるアンドゲ
ート３１と、このアンドゲート３１の出力とＬ要素およ
びＨ要素に関する第３条件との論理和をとるオアゲート
３２とを設けて、該オアゲート３２の出力の一定時間継
続時に、タイマ回路３３から異常データを出力させる。
よる誤判定を出すのを防止する。 【構成】 デジタルデータにもとづきリレー演算処理す
るマイクロプロセッサ２０に、Ｌ要素に関する第１条件
およびＨ要素に関する第２条件の論理積をとるアンドゲ
ート３１と、このアンドゲート３１の出力とＬ要素およ
びＨ要素に関する第３条件との論理和をとるオアゲート
３２とを設けて、該オアゲート３２の出力の一定時間継
続時に、タイマ回路３３から異常データを出力させる。
Description
【０００１】
【産業上の利用分野】この発明は、送配電線のデジタル
形保護継電装置に設けられて、アナログ入力回路の異常
を監視するアナログ入力回路の監視装置に関するもので
ある。
形保護継電装置に設けられて、アナログ入力回路の異常
を監視するアナログ入力回路の監視装置に関するもので
ある。
【０００２】
【従来の技術】図４は従来のアナログ入力回路の監視装
置を示すブロック図であり、図において、１は配電線の
電流を取り込む入力変換器、２，３は基本周波数成分を
取り出すローパスフィルタ、４，５はローパスフィルタ
２，３から得られたアナログ入力データをサンプルホー
ルドするサンプルホールド回路、６はマルチプレクサ、
７はアナログ／デジタル変換器、８はアナログ／デジタ
ル変換したデータやその他の演算データを記憶するラン
ダムアクセスメモリ、９は各種のリレー演算処理を行う
マイクロプロセッサ、１０は整定インタフェース、１１
は出力インタフェース回路である。
置を示すブロック図であり、図において、１は配電線の
電流を取り込む入力変換器、２，３は基本周波数成分を
取り出すローパスフィルタ、４，５はローパスフィルタ
２，３から得られたアナログ入力データをサンプルホー
ルドするサンプルホールド回路、６はマルチプレクサ、
７はアナログ／デジタル変換器、８はアナログ／デジタ
ル変換したデータやその他の演算データを記憶するラン
ダムアクセスメモリ、９は各種のリレー演算処理を行う
マイクロプロセッサ、１０は整定インタフェース、１１
は出力インタフェース回路である。
【０００３】図５は図４のローパスフィルタで得られる
入力電流／入力電圧特性図であり、図において、１２は
アナログ入力チャンネルのＬ要素、１３はアナログ入力
チャンネルのＨ要素、１４はアナログ入力チャンネルの
Ｌ要素のフルレンジの８０％のレンジ、１５はＬ要素の
フルレンジ、１６はＨ要素のフルレンジ、１７はアナロ
グ入力回路により変換された電圧値、１８は入力変換器
１よりアナログ入力回路に入る電流値である。また、図
６はアナログ入力回路の演算方法を示すフローチャート
図である。
入力電流／入力電圧特性図であり、図において、１２は
アナログ入力チャンネルのＬ要素、１３はアナログ入力
チャンネルのＨ要素、１４はアナログ入力チャンネルの
Ｌ要素のフルレンジの８０％のレンジ、１５はＬ要素の
フルレンジ、１６はＨ要素のフルレンジ、１７はアナロ
グ入力回路により変換された電圧値、１８は入力変換器
１よりアナログ入力回路に入る電流値である。また、図
６はアナログ入力回路の演算方法を示すフローチャート
図である。
【０００４】次に動作について説明する。まず、入力変
換器１によって、配電線の電流を、リレー演算に適した
値に変換する。次に、ローパスフィルタ２，３によっ
て、電力系統の基本周波数の正弦波以外の周波数成分を
取り除く。その際に図５のように電流を電圧に変換す
る。
換器１によって、配電線の電流を、リレー演算に適した
値に変換する。次に、ローパスフィルタ２，３によっ
て、電力系統の基本周波数の正弦波以外の周波数成分を
取り除く。その際に図５のように電流を電圧に変換す
る。
【０００５】また、このとき、広範囲の電流を計測する
ために、入力チャンネルをローレベルの領域であるＬ要
素１２とハイレベルの領域であるＨ要素１３とに分けて
いる。これにより、入力する電流値の検出精度を上げて
いる。そして、サンプルホールド回路４，５で、サンプ
ル時刻におけるアナログ入力データを、その時点の値に
保持し、アナログ／デジタル変換器７で変換する時間中
に、入力値が変動することを防いでいる。
ために、入力チャンネルをローレベルの領域であるＬ要
素１２とハイレベルの領域であるＨ要素１３とに分けて
いる。これにより、入力する電流値の検出精度を上げて
いる。そして、サンプルホールド回路４，５で、サンプ
ル時刻におけるアナログ入力データを、その時点の値に
保持し、アナログ／デジタル変換器７で変換する時間中
に、入力値が変動することを防いでいる。
【０００６】また、複数のサンプルホールド回路４，５
で電流，電圧を同時刻にホールドし、順次マルチプレク
サ６によって各チャンネルの成分を生成してアナログ／
デジタル変換器７に入力することにより、単一のアナロ
グ／デジタル変換器７を用いて、複数入力の同時刻デー
タを得ている。こうして、アナログ／デジタル変換器７
で変換されたデジタルデータおよびリレー演算処理の途
中結果の一時データは、ランダムアクセスメモリ８に記
憶させ、マイクロプロセッサ９は、リレー演算処理を実
行し、その結果を出力インタフェース回路１１から外部
へ出力する。また、整定インタフェース１０では、リレ
ー取扱者とのマンマシンインタフェースを行う。
で電流，電圧を同時刻にホールドし、順次マルチプレク
サ６によって各チャンネルの成分を生成してアナログ／
デジタル変換器７に入力することにより、単一のアナロ
グ／デジタル変換器７を用いて、複数入力の同時刻デー
タを得ている。こうして、アナログ／デジタル変換器７
で変換されたデジタルデータおよびリレー演算処理の途
中結果の一時データは、ランダムアクセスメモリ８に記
憶させ、マイクロプロセッサ９は、リレー演算処理を実
行し、その結果を出力インタフェース回路１１から外部
へ出力する。また、整定インタフェース１０では、リレ
ー取扱者とのマンマシンインタフェースを行う。
【０００７】図６は上記マイクロプロセッサ９によるリ
レー演算処理の手順を示すフローチャートである。これ
によれば、アナログ入力値について、Ｌ要素およびＨ要
素について波高値演算を行い（ステップＳＴ１，ＳＴ
３）、Ｌ要素についてはＬ要素のデータを用いてリレー
演算を行い（ステップＳＴ２）、Ｈ要素については波高
値がＬ要素の８０％以上でない場合にはステップＳＴ２
の処理を実行し、８０％以上であるときは（ステップＳ
Ｔ４）、Ｈ要素のデータを用いてリレー演算を実施する
（ステップＳＴ５）。
レー演算処理の手順を示すフローチャートである。これ
によれば、アナログ入力値について、Ｌ要素およびＨ要
素について波高値演算を行い（ステップＳＴ１，ＳＴ
３）、Ｌ要素についてはＬ要素のデータを用いてリレー
演算を行い（ステップＳＴ２）、Ｈ要素については波高
値がＬ要素の８０％以上でない場合にはステップＳＴ２
の処理を実行し、８０％以上であるときは（ステップＳ
Ｔ４）、Ｈ要素のデータを用いてリレー演算を実施する
（ステップＳＴ５）。
【０００８】
【発明が解決しようとする課題】従来のアナログ入力回
路の監視装置は以上のように構成されているので、アナ
ログ入力回路の単一不良で異常出力となり、誤判定して
しまうなどの問題点があった。
路の監視装置は以上のように構成されているので、アナ
ログ入力回路の単一不良で異常出力となり、誤判定して
しまうなどの問題点があった。
【０００９】この発明は上記のような問題点を解消する
ためになされたもので、アナログ入力回路の単一不良に
よる異常出力およびこれに伴う誤判定を防止できるアナ
ログ入力回路の監視装置を得ることを目的とする。
ためになされたもので、アナログ入力回路の単一不良に
よる異常出力およびこれに伴う誤判定を防止できるアナ
ログ入力回路の監視装置を得ることを目的とする。
【００１０】
【課題を解決するための手段】この発明に係るアナログ
入力回路の監視装置は、デジタルデータにもとづきリレ
ー演算処理するマイクロプロセッサを、Ｈ要素により変
換された電圧値がＬ要素のフルレンジより大きい第１条
件と上記Ｌ要素により変換された電圧値がＬ要素のフル
レンジの１／３以下となる第２条件との論理積をとるア
ンドゲートと、該アンドゲートの出力と上記Ｌ要素およ
びＨ要素により変換された各電圧値の差が設定許容誤差
以上となる第３条件との論理和をとるオアゲートと、該
オアゲートの出力が一定時間継続した場合に、異常デー
タを出力するタイマ回路とから構成したものである。
入力回路の監視装置は、デジタルデータにもとづきリレ
ー演算処理するマイクロプロセッサを、Ｈ要素により変
換された電圧値がＬ要素のフルレンジより大きい第１条
件と上記Ｌ要素により変換された電圧値がＬ要素のフル
レンジの１／３以下となる第２条件との論理積をとるア
ンドゲートと、該アンドゲートの出力と上記Ｌ要素およ
びＨ要素により変換された各電圧値の差が設定許容誤差
以上となる第３条件との論理和をとるオアゲートと、該
オアゲートの出力が一定時間継続した場合に、異常デー
タを出力するタイマ回路とから構成したものである。
【００１１】
【作用】この発明におけるマイクロプロセッサは、Ｌ要
素およびＨ要素の実効値演算データが一定の条件を満た
し、かつその状態が一定時間継続した場合に、この異常
検知を行い、さらにリレー演算処理を中止し、リレーの
機能を停止させるように機能する。
素およびＨ要素の実効値演算データが一定の条件を満た
し、かつその状態が一定時間継続した場合に、この異常
検知を行い、さらにリレー演算処理を中止し、リレーの
機能を停止させるように機能する。
【００１２】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１は配電線の電流を取
り込む入力変換器、２，３は基本周波数成分を取り出す
ローパスフィルタ、４，５はローパスフィルタ２，３か
ら得られたアナログ入力データをサンプルホールドする
サンプルホールド回路、６はマルチプレクサ、７はアナ
ログ／デジタル変換器、８はアナログ／デジタル変換し
たデータやその他の演算データを記憶するランダムアク
セスメモリ、２０は各種のリレー演算処理を行うマイク
ロプロセッサ、１０は整定インタフェース、１１は出力
インタフェース回路である。
ついて説明する。図１において、１は配電線の電流を取
り込む入力変換器、２，３は基本周波数成分を取り出す
ローパスフィルタ、４，５はローパスフィルタ２，３か
ら得られたアナログ入力データをサンプルホールドする
サンプルホールド回路、６はマルチプレクサ、７はアナ
ログ／デジタル変換器、８はアナログ／デジタル変換し
たデータやその他の演算データを記憶するランダムアク
セスメモリ、２０は各種のリレー演算処理を行うマイク
ロプロセッサ、１０は整定インタフェース、１１は出力
インタフェース回路である。
【００１３】図２は上記マイクロプロセッサ２０の詳細
を示す回路図であり、同図において、３１はＨ要素によ
り変換された電圧値ＶH がＬ要素のフルレンジＡより大
きい第１条件２１と、Ｌ要素により変換された電圧値が
Ｌ要素のフルレンジの１／３のＢ以下となる第２条件２
２とを各入力とするアンドゲート、３２はこのアンドゲ
ート３１の出力またはＬ要素により変換された電圧値か
らＨ要素により変換された電圧値を差し引いた値が設定
許容誤差以上という状態が一定時間継続したとする第３
条件２３を選択的に出力するオアゲートである。
を示す回路図であり、同図において、３１はＨ要素によ
り変換された電圧値ＶH がＬ要素のフルレンジＡより大
きい第１条件２１と、Ｌ要素により変換された電圧値が
Ｌ要素のフルレンジの１／３のＢ以下となる第２条件２
２とを各入力とするアンドゲート、３２はこのアンドゲ
ート３１の出力またはＬ要素により変換された電圧値か
らＨ要素により変換された電圧値を差し引いた値が設定
許容誤差以上という状態が一定時間継続したとする第３
条件２３を選択的に出力するオアゲートである。
【００１４】また、３３は上記の第１条件および第２条
件が共に成立した場合および第３条件が成立し、これら
の成立状態が一定時間以上継続したか否かを判定し、こ
の一定時間を継続した場合には、異常データを出力する
タイマ回路である。
件が共に成立した場合および第３条件が成立し、これら
の成立状態が一定時間以上継続したか否かを判定し、こ
の一定時間を継続した場合には、異常データを出力する
タイマ回路である。
【００１５】次に動作について説明する。まず、入力変
換器１によって、配電線の電流をリレー演算に適した値
に変換する。次に、ローパスフィルタ２，３によって、
電力系統の基本周波数の正弦波以外の周波数成分を取り
除く、その際に電流を電圧に変換する。
換器１によって、配電線の電流をリレー演算に適した値
に変換する。次に、ローパスフィルタ２，３によって、
電力系統の基本周波数の正弦波以外の周波数成分を取り
除く、その際に電流を電圧に変換する。
【００１６】また、このとき、広範囲の電流を計測する
ために、入力チャンネルをローレベルの領域であるＬ要
素１２とハイレベルの領域であるＨ要素１３とに分けて
いる。これにより、入力する電流値の検出精度を上げて
いる。そして、サンプルホールド回路４，５で、サンプ
ル時刻におけるアナログ入力データを、その時点の値に
保持し、アナログ／デジタル変換器７で変換する時間中
に、入力値が変動することを防いでいる。
ために、入力チャンネルをローレベルの領域であるＬ要
素１２とハイレベルの領域であるＨ要素１３とに分けて
いる。これにより、入力する電流値の検出精度を上げて
いる。そして、サンプルホールド回路４，５で、サンプ
ル時刻におけるアナログ入力データを、その時点の値に
保持し、アナログ／デジタル変換器７で変換する時間中
に、入力値が変動することを防いでいる。
【００１７】また、複数のサンプルホールド回路４，５
で電流，電圧を同時刻にホールドし、順次マルチプレク
サ６によって各チャンネルの成分を含むデータを生成し
てアナログ／デジタル変換器７に入力することにより、
単一のアナログ／デジタル変換器７を用いて、複数入力
の同時刻データを得ている。こうして、アナログ／デジ
タル変換器７で変換されたデジタルデータおよびリレー
演算処理の途中結果の一時データは、ランダムアクセス
メモリ８に記憶させ、マイクロプロセッサ２０は、リレ
ー演算処理を実行し、その結果を出力インタフェース回
路１１から外部へ出力する。また、整定インタフェース
１０では、リレー取扱者とのマンマシンインタフェース
を行う。
で電流，電圧を同時刻にホールドし、順次マルチプレク
サ６によって各チャンネルの成分を含むデータを生成し
てアナログ／デジタル変換器７に入力することにより、
単一のアナログ／デジタル変換器７を用いて、複数入力
の同時刻データを得ている。こうして、アナログ／デジ
タル変換器７で変換されたデジタルデータおよびリレー
演算処理の途中結果の一時データは、ランダムアクセス
メモリ８に記憶させ、マイクロプロセッサ２０は、リレ
ー演算処理を実行し、その結果を出力インタフェース回
路１１から外部へ出力する。また、整定インタフェース
１０では、リレー取扱者とのマンマシンインタフェース
を行う。
【００１８】また、上記マイクロプロセッサ２０では、
アンドゲート３１において、第１条件および第２条件が
同時に成立したか否かを判定し、同時に成立した場合ま
たは第３の条件が成立したことがオアゲート３２で検出
された場合には、この成立または状態が、タイマ回路３
３により一定時間続くと判定された場合に、異常データ
を出力し、演算を中止して、リレーの機能を停止させ
る。この結果、アナログ入力回路の単一不良にもとづく
異常出力によって誤判定動作するのを未然に防止でき、
信頼性の高いデジタル形保護継電システムを実現可能に
する。
アンドゲート３１において、第１条件および第２条件が
同時に成立したか否かを判定し、同時に成立した場合ま
たは第３の条件が成立したことがオアゲート３２で検出
された場合には、この成立または状態が、タイマ回路３
３により一定時間続くと判定された場合に、異常データ
を出力し、演算を中止して、リレーの機能を停止させ
る。この結果、アナログ入力回路の単一不良にもとづく
異常出力によって誤判定動作するのを未然に防止でき、
信頼性の高いデジタル形保護継電システムを実現可能に
する。
【００１９】
【発明の効果】以上のように、この発明によれば、マイ
クロプロセッサにＨ要素により変換された電圧値がＬ要
素のフルレンジより大きい第１条件と上記Ｌ要素により
変換された電圧値がＬ要素のフルレンジの１／３以下と
なる第２条件との論理積をとるアンドゲートと、該アン
ドゲートの出力と上記Ｌ要素およびＨ要素により変換さ
れた各電圧値の差が設定許容誤差以上となる第３条件と
の論理和をとるオアゲートとを設けて、該オアゲートの
出力が一定時間継続した場合にタイマ回路から異常デー
タを出力させるように構成したので、アナログ入力回路
の単一不良において、異常出力による誤判定を無くする
ことができ、信頼性の高いリレー動作を遂行できるもの
が得られる効果がある。
クロプロセッサにＨ要素により変換された電圧値がＬ要
素のフルレンジより大きい第１条件と上記Ｌ要素により
変換された電圧値がＬ要素のフルレンジの１／３以下と
なる第２条件との論理積をとるアンドゲートと、該アン
ドゲートの出力と上記Ｌ要素およびＨ要素により変換さ
れた各電圧値の差が設定許容誤差以上となる第３条件と
の論理和をとるオアゲートとを設けて、該オアゲートの
出力が一定時間継続した場合にタイマ回路から異常デー
タを出力させるように構成したので、アナログ入力回路
の単一不良において、異常出力による誤判定を無くする
ことができ、信頼性の高いリレー動作を遂行できるもの
が得られる効果がある。
【図１】この発明の一実施例によるアナログ入力回路の
監視装置を示すブロック図である。
監視装置を示すブロック図である。
【図２】図１におけるマイクロプロセッサの詳細を示す
回路図である。
回路図である。
【図３】この発明におけるアナログ入力特性を示す特性
図である。
図である。
【図４】従来のアナログ入力回路の監視装置を示すブロ
ック図である。
ック図である。
【図５】図４におけるアナログ入力特性を示す特性図で
ある。
ある。
【図６】図４によるリレー演算処理の手順を示すフロー
チャート図である。
チャート図である。
１ 入力変換器 ２，３ ローパスフィルタ ４，５ サンプルホールド回路 ６ マルチプレクサ ７ アナログ／デジタル変換器 ２０ マイクロプロセッサ ３１ アンドゲート ３２ オアゲート ３３ タイマ回路
Claims (1)
- 【請求項１】 送配電線の電流を取り込んで、リレー演
算に適した値に変換する入力変換器と、該入力変換器の
出力を計算精度の異なるＬ要素およびＨ要素ごとにろ波
して、基本周波数の正弦波以外の周波数成分を取り除く
各一のローパスフィルタと、該ローパスフィルタのアナ
ログ出力をサンプル時刻で保持する各一のサンプルホー
ルド回路と、該各サンプルホールド回路で保持した各ア
ナログ出力をマルチプレクサを通して得るとともに、デ
ジタル変換するアナログ／デジタル変換器と、該アナロ
グ／デジタル変換器の出力にもとづきリレー演算処理す
るマイクロプロセッサとを備えたアナログ入力回路の監
視装置において、上記マイクロプロセッサを、上記Ｈ要
素により変換された電圧値がＬ要素のフルレンジより大
きい第１条件と上記Ｌ要素により変換された電圧値がＬ
要素のフルレンジの１／３以下となる第２条件との論理
積をとるアンドゲートと、該アンドゲートの出力と上記
Ｌ要素およびＨ要素により変換された各電圧値の差が設
定許容誤差以上となる第３条件との論理和をとるオアゲ
ートと、該オアゲートの出力が一定時間継続した場合
に、異常データを出力するタイマ回路とから構成したこ
とを特徴とするアナログ入力回路の監視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256022A JPH0568320A (ja) | 1991-09-09 | 1991-09-09 | アナログ入力回路の監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3256022A JPH0568320A (ja) | 1991-09-09 | 1991-09-09 | アナログ入力回路の監視装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0568320A true JPH0568320A (ja) | 1993-03-19 |
Family
ID=17286831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3256022A Pending JPH0568320A (ja) | 1991-09-09 | 1991-09-09 | アナログ入力回路の監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0568320A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140855A (ja) * | 2018-02-15 | 2019-08-22 | 株式会社明電舎 | ディジタル型保護継電装置 |
-
1991
- 1991-09-09 JP JP3256022A patent/JPH0568320A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019140855A (ja) * | 2018-02-15 | 2019-08-22 | 株式会社明電舎 | ディジタル型保護継電装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3220660B2 (ja) | 電力用信号処理システムおよび電力用信号処理方法 | |
| JP3191060B2 (ja) | ディジタル信号処理方法及び装置 | |
| JP2008211891A (ja) | ディジタル保護リレー | |
| JPH0568320A (ja) | アナログ入力回路の監視装置 | |
| JP3975322B2 (ja) | ディジタル保護制御装置 | |
| JPH03212116A (ja) | ディジタル信号処理方法及びその装置 | |
| JP2858754B2 (ja) | テジタル保護継電装置 | |
| JPH09215171A (ja) | 保護継電装置 | |
| JPH0398418A (ja) | ディジタル保護継電器の監視装置 | |
| JPH0568321A (ja) | デイジタル保護継電器の自動監視装置 | |
| JPS61170222A (ja) | デイジタル保護継電器における入力部点検回路 | |
| JPH11175875A (ja) | バンプ抑制フィルタ | |
| JPH0823624A (ja) | ディジタル保護継電器 | |
| JP3235402B2 (ja) | ディジタル保護継電器 | |
| KR19980074129A (ko) | 배전계통 고장검출기 | |
| JP3045330B2 (ja) | 地絡事故検出装置 | |
| JP3196441B2 (ja) | ディジタル型保護継電装置 | |
| JP2022034824A (ja) | ディジタル保護制御装置及びディジタル保護制御装置の監視方法 | |
| JPS6116756Y2 (ja) | ||
| US10838009B2 (en) | Low pass filter and filter diagnostics | |
| JP4140465B2 (ja) | ディジタル保護継電装置の動作点検方式 | |
| JP3191567B2 (ja) | 電力系統のディジタル保護・制御装置 | |
| JPH1155844A (ja) | ディジタル保護継電装置 | |
| JPH1169598A (ja) | アナログ信号監視装置及び電力系統のディジタル保護・制御装置 | |
| JP2508480B2 (ja) | デジタルデ−タ処理装置 |